Leitfaden für das Design von Leiterplatten mit Stromversorgungsintegrität

Probleme mit der Stromversorgungsintegrität (PI) sind für einen erheblichen Teil der Ausfälle von Hochgeschwindigkeits-Leiterplatten verantwortlich – von Logikfehlern und Timingverletzungen bis hin zur vollständigen Systeminstabilität. Im Gegensatz zu sichtbaren Leiterbahnfehlern sind PI-Probleme erst nach dem Einschalten der Platine sichtbar, weshalb eine vorausschauende Designpraxis unerlässlich ist.

Dieser Leitfaden behandelt das gesamte Framework für das Design der Stromversorgungsintegrität auf Leiterplatten. Für eine detaillierte Beschreibung spezifischer Teilthemen verweisen wir auf unsere entsprechenden Leitfäden zu PCB-Stromverteilungsnetzwerkdesign, Platzierung des Entkopplungskondensators, Entwurfstechniken für Antriebsebenen, SSN-Reduzierung und mehrlagiges Stromversorgungs- und Masseflächendesign.

1) Was ist PCB-Stromintegrität und warum ist sie wichtig?

Die Stromversorgungsintegrität beschreibt die Qualität der Gleich- und Wechselstromversorgung aller Komponenten einer Leiterplatte. Eine Leiterplatte mit guter Stromversorgungsintegrität gewährleistet eine stabile Spannung an den Versorgungsanschlüssen jedes ICs über den gesamten Betriebsfrequenzbereich hinweg, mit minimalem Rauschen, minimaler Restwelligkeit und minimalen transienten Abweichungen.

Mangelhafte Netzintegrität äußert sich wie folgt:

• Spannungsabfall: Während Hochstrom-Schaltvorgängen sinkt die Versorgungsspannung unter die Spezifikation, was zu Logikfehlern oder Reset-Zuständen führt.
• Spannungsüberschwingen: Induktive Rückkopplung erzeugt Spannungsspitzen, die die absoluten Maximalwerte der Bauteile überschreiten.
• Rauschkopplung der Stromschiene: Störungen auf einer Schiene koppeln über gemeinsame Ebenen oder unzureichende Entkopplung in empfindliche analoge oder HF-Schaltungen ein.
• EMI-Emissionen: Unkontrollierte Schaltströme erzeugen abgestrahlte und leitungsgebundene Emissionen, die die FCC/CE-Konformitätsprüfung nicht bestehen.

Stromversorgungsintegrität vs. Signalintegrität

Signalintegrität (SI) und Stromversorgungsintegrität (PI) sind verwandte Disziplinen, die sich mit unterschiedlichen Problemen befassen:

 

Detaillierte Hinweise zur Signalseite finden Sie in unserer Signalintegrität in Hochfrequenz-Leiterplatten -Guide.

2) Grundlagen des Stromverteilungsnetzes (PDN)

Das Stromverteilungsnetzwerk ist der vollständige elektrische Pfad vom Ausgang des Spannungsreglermoduls (VRM) über Leiterbahnen, Durchkontaktierungen und das Gehäuse bis zum IC-Chip. Jedes Element in diesem Pfad trägt zur Impedanz bei, die kontrolliert werden muss.

Zielimpedanzberechnung

Z_Ziel = V_{ripple_allowed} / Ich_Haupt
Beispiel: 1.0 V Versorgungsspannung · 3 % Restwelligkeit (30 mV) · 20 A Spitze → Z_Ziel = 1.5 mΩ

 

Für eine vollständige Impedanzanalyse des Stromverteilungsnetzes (PDN), Informationen zur Auswahl von Spannungsreglern (VRM), zur Dimensionierung von Kondensatoren und zu Simulationsmethoden für das PDN siehe unsere Website. PCB-Stromverteilungsnetzwerkdesign -Guide.

VRM-Platzierungsregeln

• Platzieren Sie den VRM innerhalb von 50 mm vom primären Last-IC.
• Verwenden Sie breite, kurze Kupferverbindungen vom VRM-Ausgang zur Stromversorgungsebene – vermeiden Sie die Verlegung über Durchkontaktierungen.
• Jede Durchkontaktierung zwischen dem VRM-Ausgang und der Ebene fügt eine Induktivität von ungefähr 0.5–1 nH hinzu.
• Platzieren Sie die Kondensatoren zwischen VRM und Last, nicht nur in der Nähe des VRM-Ausgangs.

3) Stromversorgungs- und Masseflächendesign

Die Gestaltung von Leiterbahnen bildet das strukturelle Rückgrat der Stromversorgungsintegrität. Richtig gestaltete Leiterbahnen bieten niederinduktive Stromrückführungspfade, eine inhärente verteilte Kapazität und eine Abschirmung für Signalschichten.

 

Grundregel: Platziere immer eine GND-Ebene direkt neben jeder PWR-Ebene. Die geringe dielektrische Trennung erzeugt eine verteilte Kapazität, die eine Hochfrequenzentkopplung ohne diskrete Kondensatoren ermöglicht. Detaillierte Informationen zu den Schichtaufbaukonfigurationen mit 4, 6, 8 und 12 Lagen finden Sie in unserer [Website/Dokumentation]. mehrlagiges Leiterplatten-Stromversorgungs- und Masseflächendesign -Guide.

Regeln zur Aufteilung der Stromversorgungsebene

• Zwischen benachbarten Stromversorgungsebenen muss ein Mindestabstand von 20 mil (0.5 mm) eingehalten werden.
• Leiten Sie niemals ein Hochgeschwindigkeitssignal über eine Ebene, die geteilt ist – der Rückstrom erzeugt eine abstrahlende Schleifenantenne.
• Verwenden Sie nach Möglichkeit eine durchgehende, ungeteilte GND-Ebene als Referenz für alle Signalebenen.
• Bei unvermeidbaren Aufteilungen von Kreuzungen sollte ein 100 nF Verbindungskondensator direkt an der Kreuzungsstelle platziert werden.

4) Strategie zur Entkopplung des Kondensators

Entkopplungskondensatoren steuern die Impedanz des PDN im mittleren Frequenzbereich, indem sie den ICs während Schaltvorgängen eine momentane Ladung zuführen und so einen Spannungsabfall auf der Stromschiene verhindern.

Detaillierte Platzierungsregeln nach IC-Gehäusetyp (BGA, QFN, SOIC), Via-Designkonfigurationen und Pad-Geometrieoptimierung finden Sie in unserer Platzierungsleitfaden für Entkopplungskondensatoren auf Leiterplatten.

Platzierungsprinzipien auf einen Blick

• Platzieren Sie die kleinsten Kondensatoren (mit dem höchsten SRF-Wert) möglichst nahe an den IC-Stromversorgungsanschlüssen.
• Verwenden Sie Via-in-Pad-Verbindungen für Kondensatoren, die für Frequenzen über 100 MHz ausgelegt sind – dies reduziert die L-Zahl._montieren durch 0.5–2 nH
• Verteilen Sie die Kondensatoren um den gesamten Umfang des ICs, nicht in einer einzigen Reihe.
• Verwenden Sie Direktanschlusspads (ohne Wärmeleitstege) an den Stromversorgungsanschlüssen.

5) Gleichzeitige Schaltgeräuschkontrolle (SSN)

Gleichzeitiges Schaltrauschen (SSN) – auch Ground-Bounce- oder Delta-I-Rauschen genannt – tritt auf, wenn mehrere Ausgangstreiber gleichzeitig schalten. Die resultierende Stromänderung (N × dI/dt) durch die gemeinsame Versorgungsinduktivität erzeugt Spannungsrauschen sowohl auf der Versorgungs- als auch auf der Masseschiene.

V_SSN = L._liefern × N × (dI/dt)_{pro Ausgabe}
Beispiel: 32 Ausgänge schalten mit 40 mA/ns bei einer Versorgungsinduktivität von 1.3 nH → V_SSN ≈ 1.7 V Spitze

Für die Berechnungsmethodik der SSN, die Quantifizierung der Gehäuseinduktivität, die I/O-Domänenisolation und Messtechniken siehe unsere Reduzierung des gleichzeitigen Schaltgeräusches auf der Leiterplatte -Guide.

6) Stromversorgungsintegrität vs. Signalintegrität: Wichtige Wechselwirkungen

Rückstrompfadunterbrechung

Jeder Signalstrom erzeugt einen Rückstrom auf der Massefläche (GND) direkt unterhalb der Signalleiterbahn. Lücken, Unterbrechungen oder blockierende Durchkontaktierungen auf der Massefläche zwingen den Rückstrom, die Blockierung zu umgehen und so eine große Stromschleife zu erzeugen. Dies verschlechtert sowohl die Leistungsverzerrung (PI) (erhöhte PDN-Induktivität) als auch die Signalinterferenz (SI) (erhöhte elektromagnetische Störungen und Übersprechen).

Einkopplung von Störungen aus der Stromversorgung in Signalkreise

Störungen auf der Versorgungsspannung koppeln sich über folgende Wege in die Signalkreise ein: (1) Einschränkungen des Versorgungsspannungsunterdrückungsverhältnisses (PSRR) des ICs – jedes dB des durch Versorgungsspannungsstörungen verbrauchten Headrooms erscheint am Signalausgang des ICs; (2) Impedanz der gemeinsamen Massefläche – Stromtransienten auf der Versorgungsspannung erzeugen Spannungsabfälle über den Widerstand der Massefläche, die als Gleichtaktstörungen auf den Signalleitungen erscheinen.

Durch Zusammenfügen für Referenzkontinuität

Beim Übergang von Signalebenen zwischen Referenzebenen gewährleisten Verbindungsdurchkontaktierungen neben den Signaldurchkontaktierungen die Kontinuität des Rückpfads und verhindern Impedanzdiskontinuitäten. Siehe unsere Kupferguss und Via-Naht Leitfaden mit Implementierungsdetails.

7) Checkliste für die Stromversorgungsintegrität der Leiterplatte vor der Fertigung

Diese 7-stufige Checkliste behandelt die häufigsten PI-Fehlermodi, die beim Debuggen nach der Siliziumfertigung auftreten. Führen Sie alle kritischen Schritte durch, bevor Sie die Gerber-Dateien zur Fertigung einreichen.

Kostenlose PDN-Designprüfung anfordern

8) Häufig gestellte Fragen

Worin besteht der Unterschied zwischen Stromversorgungsintegrität und Signalintegrität im Leiterplattendesign?

Die Signalintegrität (SI) konzentriert sich auf die Qualität der zwischen Komponenten übertragenen Datensignale – durch Messung der Augendiagrammöffnung, des Jitters und des Übersprechens auf den I/O-Leitungen. Die Stromversorgungsintegrität (PI) konzentriert sich auf die Qualität der Gleichspannung, die an die Stromversorgungsanschlüsse der Komponenten geliefert wird – durch Messung der PDN-Impedanz, des Spannungsabfalls und der Restwelligkeit. Beide Disziplinen interagieren und müssen für einen zuverlässigen Hochgeschwindigkeitsbetrieb von Leiterplatten gemeinsam entwickelt werden.

Was ist die Zielimpedanz und wie berechne ich sie?

Die Zielimpedanz ist die maximal zulässige Impedanz des Stromversorgungsnetzes (PDN) bei jeder Frequenz, um das Rauschen der Versorgungsschiene im zulässigen Bereich zu halten. Sie berechnet sich wie folgt: Z_Ziel = V_{ripple_allowed} / Ich_HauptFür eine 1.0-V-Schiene mit 3 % Restwelligkeit (30 mV) und 20 A Spitzenstrom: Z_Ziel = 1.5 mΩ. Dieser Zielwert muss vom Gleichstrom bis zur Bandbreite des schnellsten Schaltvorgangs konstant gehalten werden – bei modernen Prozessoren oft mehrere hundert MHz.

Wie viele Entkopplungskondensatoren benötige ich pro IC?

Berechne Z._Ziel Wählen Sie für jede Versorgungsspannung die Kondensatortypen und -anzahlen so aus, dass die Impedanz über den gesamten Frequenzbereich unterhalb des Zielwerts bleibt. Verwenden Sie pro Versorgungsspannung stets mindestens drei Dekaden Kondensatorwerte (z. B. 10 µF, 100 nF, 10 nF), um Impedanzunterschiede zwischen den Frequenzbereichen zu vermeiden. Als Ausgangspunkt: je ein 100 nF und ein 10 nF 0402 MLCC pro Versorgungsspannungsanschlusspaar, validiert durch eine PDN-Simulation.

Bietet eine 4-lagige Leiterplatte eine ausreichende Stromversorgungssicherheit für DDR4-Speicher?

Ja, bei sorgfältiger Konstruktion. Eine 4-lagige Platine (Signal/Masse/Stromversorgung/Signal) kann DDR4 mit 3200 MT/s unterstützen, wenn der Abstand zwischen Masse und Stromversorgung maximal 4 mil beträgt, eine ausreichende Entkopplung innerhalb von 5 mm der DRAM-Stromversorgungsanschlüsse gewährleistet ist und die VRM nahe am Speicherarray liegt. DDR5 profitiert im Allgemeinen von 6-lagigen oder höher aufragenden Aufbauten aufgrund der höheren Anforderungen an die PDN-Impedanz.

Kann Via-in-Pad die Stromversorgungsintegrität von Entkopplungskondensatoren verbessern?

Ja. Die Via-in-Pad-Technik eliminiert die Leiterbahninduktivität zwischen dem Kondensatorpad und der Durchkontaktierung und reduziert so die Montageinduktivität um 0.5–2 nH. Ein 100-nF-MLCC der Baugröße 0402 erreicht mit Via-in-Pad eine SRF von 65–90 MHz, im Vergleich zu 40–65 MHz bei benachbarter Durchkontaktierung. Via-in-Pad erhöht die Leiterplattenfertigungskosten um ca. 15–25 % und erfordert gefüllte, planare Durchkontaktierungen. Siehe unsere Anleitung über das Pad für Fertigungsanforderungen.

Highleap Electronics unterstützt das Design von Leiterplatten mit integrierter Stromversorgung – von der Lagenauswahl bis zur Fertigung. Unser Ingenieurteam bietet kostenlose PDN-Designprüfungen für qualifizierte Projekte an und identifiziert Probleme mit der Stromversorgung vor der Fertigung. Kontakt aufnehmen um Ihre Anforderungen an Hochgeschwindigkeits-Leiterplatten zu besprechen.