7 zentrale Designherausforderungen bei Leiterplatten für optische Datenverbindungen von Drohnen

Die Leiterplatte für die optische Datenverbindung der Drohne ist die elektrooptische Wandlungseinheit im Zentrum jeder fasergekoppelten UAV-Kommunikationskette. Sie wandelt elektrische Signale des Flugcomputers in moduliertes Laserlicht für die Glasfaserübertragung um und führt die umgekehrte Wandlung eingehender optischer Signale durch – sie wandelt empfangene Photonen wieder in elektrische Daten um, die der Prozessor verarbeiten kann. Alle anderen Platinen im Kabelsystem – der Spulencontroller, die Elektronik im Kabelbehälter und die Bodenstation – sind darauf angewiesen, dass diese eine Komponente ihre Wandlung mit ausreichender Genauigkeit durchführt, damit die gesamte Verbindung die vorgegebenen Anforderungen an Datenrate, Latenz und Bitfehlerrate erfüllt.

Die Herausforderung beim Design von Leiterplatten für optische Datenverbindungen liegt in der Koexistenz inkompatibler Signalumgebungen auf einer einzigen Platine: differentielle Gigabit-Signale vom FPGA, eine präzise analoge Lasertreiberschaltung, die empfindlich auf Rauschen im Mikrovoltbereich reagiert, ein rauscharmes Photodetektor-Frontend, das an der Grenze seiner Empfindlichkeit arbeitet, und mehrere Leistungsdomänen, die voneinander isoliert sein müssen, während sie sich ein kompaktes Substrat teilen.

Fordern Sie ein Angebot für eine Leiterplatte für optische Datenverbindungen an.

Systemrolle und Signalfluss

Die Leiterplatte für die optische Datenverbindung befindet sich an der Schnittstelle zwischen dem digitalen Subsystem der Drohne und der Glasfaser. Ihre Position in der Übertragungskette bestimmt die Signalintegrität für alle vorgelagerten und nachgelagerten Datenströme: die vom Transceiver erreichte optische Leistungsreserve, der durch SerDes verursachte Timing-Jitter und die Bitfehlerrate (BER) der Taktrückgewinnungsschaltung – diese Parameter begrenzen die Möglichkeiten der Bodenstation zur Signalwiederherstellung.

Signalfluss im Sendepfad: Das FPGA erzeugt differentielle LVDS- oder CML-Daten mit Leitungsgeschwindigkeit → der SerDes-Serialisierer wandelt parallele Daten in einen seriellen Hochgeschwindigkeitsstrom um → der Lasertreiber des Transceivers moduliert die Laserdiode → die Glasfaser überträgt die optische Leistung zur Bodenstation. Der Empfangspfad ist spiegelbildlich: eingehende optische Leistung → Fotodetektor → Transimpedanzverstärker → Begrenzungsverstärker → CDR (Takt- und Datenwiederherstellung) → FPGA-Deserialisierer → parallele Daten zum Prozessor.

Die Platine muss all diese Anforderungen im UAV-Einsatz bewältigen: Vibrationen im Frequenzbereich von 10–2000 Hz, Temperaturschwankungen von −20 °C in der Höhe bis +60 °C in der direkten Sonneneinstrahlung, Stöße auf die Anschlüsse bei der Landung und die ständige Beschränkung des Gewichtsbudgets (gemessen in Gramm). Diese Anforderungen prägen jede Entscheidung, von der Auswahl des Transceivers bis hin zur Wahl des Leiterplattenmaterials. Das UAV-Kabelsystem für die Leiterplatte stellt zusätzliche mechanische Anforderungen an die Ausrichtung der Anschlüsse und die Bauform der Platine.

Transceiver-Auswahl: SFP, verlöteter TOSA/ROSA und kundenspezifische Ausführungen.

Die Auswahl des Transceivers hat weitreichendere Folgen als jede andere Entscheidung beim Design von optischen Datenverbindungsplatinen. Sie bestimmt den Steckertyp, die Gehäusegeometrie, die Abmessungen, den Wärmepfad, die Versorgungsschnittstelle und – ganz entscheidend – ob ein Austausch vor Ort möglich ist.

Bei steckbaren SFP/SFP+-Designs ist die Wahl des Gehäuses über die elektrische Schnittstelle hinaus entscheidend. EMV-Dichtungen, Haltekraft und Vibrationsfestigkeit variieren je nach Hersteller. Für UAVs, die häufigen Manövern ausgesetzt sind, eignen sich Gehäuse mit Luftfahrtzulassung und Verriegelungsmechanismen. Das Gehäuse sollte über thermische Durchkontaktierungen mit einer Kupferfläche thermisch an die Leiterplatte gekoppelt und nicht der Konvektion in der Luft ausgesetzt sein.

Gelötete TOSA/ROSA-Designs eliminieren die mechanische Komplexität des Gehäuses, erfordern jedoch, dass der Entwickler die elektrische Schnittstelle zum Lasertreiber und TIA direkt definiert. Der Vorteil liegt in einer Gewichtsreduzierung von 3–6 g und der Eliminierung der Vibrationsempfindlichkeit des Gehäuses – relevant für Plattformen, bei denen die Integrität der Steckverbinder unter Vibrationen von Bedeutung ist.

Hochgeschwindigkeits-Signalintegrität bei 10 Gbit/s

Bei 10 Gbit/s beträgt das Zeitintervall 100 ps. Ein Via-Übergang, der eine Verzögerungsasymmetrie von 15 ps zwischen einem differentiellen Adernpaar verursacht, verschlechtert die Augenöffnung messbar. Routing-Entscheidungen, die bei 1 Gbit/s akzeptabel wären, führen bei 10 Gbit/s zu grenzwertigen Verbindungen und bei 25 Gbit/s zu Unterbrechungen. Die optische Datenverbindungsplatine erfordert daher die strengsten Anforderungen an die Signalintegrität im gesamten Leiterplattenaufbau der Drohne.

Differenzielle Impedanzkontrolle: 100 Ω ±10 % für die SFP/SFP+-Hostschnittstelle (IEEE 802.3-Anforderung). Erreicht durch kontrollierte Leiterbahngeometrie – typischerweise 100 µm Leiterbahnbreite mit 100 µm Abstand auf FR-4, enger bei verlustarmen Materialien. Jeder Lagenübergang erfordert eine Referenz-Rückleitung innerhalb von 200 µm von jeder Signal-Rückleitung.

Via-Stub-Management: Bei Leiterplatten mit einer Dicke von mehr als 1.6 mm erzeugt eine Via durch den gesamten Lagenaufbau einen Stub unterhalb der Signalebene. Dieser Stub resoniert im Frequenzbereich von 10–20 GHz und führt zu Einfügungsdämpfungseinbrüchen und Reflexionen. Durch Rückbohren wird der Stub bis auf 125 µm an die Signalebene entfernt. Für die Serienfertigung eliminieren Blind- oder vergrabene Vias den Stub konstruktionsbedingt – die Via befindet sich nur zwischen den zu verbindenden Lagen. Die Wahl zwischen Rückbohren und Blind-/vergrabenen Vias hängt von der Leiterplattendicke, dem Produktionsvolumen und den Kosten ab.

Lagenzuordnung: Hochgeschwindigkeits-Differenzialpaare werden auf Streifenleitungen (inneren Lagen zwischen Referenzebenen) anstatt auf Mikrostreifenleitungen verlegt. Streifenleitungen weisen eine symmetrische Rückstromverteilung auf und sind gegen abgestrahlte Störungen abgeschirmt. Verlegen Sie niemals ein 10G-Paar neben einer Versorgungsebene – die Impedanzdiskontinuität an den Stellen, an denen sich die Ebene aufteilt oder die Spannung ändert, erzeugt Reflexionen, die das Augendiagramm öffnen.

AC-Kopplung: Die SFP+-Spezifikation erfordert eine AC-Kopplung auf der Host-Seite (100 nF im 0402-Gehäuse), die innerhalb von 5 mm von den SFP+-Pads platziert wird. Es werden Low-ESL-Kondensatoren benötigt – standardmäßige Mehrschichtkeramikkondensatoren mit X5R/X7R-Dielektrikum. Die Koppelkondensatoren dienen gleichzeitig als DC-Sperrschicht und verhindern, dass Laser-Biasstrom in den FPGA-SerDes fließt.

Bei FPGA-basierten Designs erfordern die differentiellen Leiterbahnpaare, die den BGA-Fanout-Bereich des FPGA verlassen, besondere Aufmerksamkeit. BGA-Via-Felder erzeugen eine kapazitive Lastdiskontinuität. Der Entwickler muss entscheiden, ob die Leiterbahnen durch das Via-Feld geführt werden (akzeptabel bei geringer Dichte) oder um dieses herumgeführt werden (notwendig bei hoher Dichte). In beiden Fällen muss die Länge der P- und N-Leiterbahnen jedes Paares zwischen BGA-Pad und SFP-Cage-Pad innerhalb von 50 µm übereinstimmen. Der HDI-PCB- Ansatz mit Mikro-Vias reduziert die Problematik der Via-Stichleitungen und ermöglicht gleichzeitig einen engeren BGA-Fanout.

Laser-Stromversorgungsdesign

Die bevorzugte Architektur: Ein Schaltwandler stellt einen Zwischenbus (3.3 V oder 5 V) bereit, gefolgt von dedizierten, rauscharmen LDOs für jede Transceiver-Spannungsschiene. Eine Ferritperle mit hoher Impedanz im Frequenzbereich von 100 MHz bis 1 GHz isoliert den LDO-Eingang vom Ausgang des Schaltwandlers. Der LDO-Ausgang ist über einen Filter mit dem Transceiver verbunden: 22 µF Keramikkondensator + 100 nF Bypass-Kondensator + 100 pF Hochfrequenz-Entkopplungskondensator. Alle Komponenten befinden sich innerhalb von 3 mm von den Stromversorgungsanschlüssen des Moduls.

Spannungsbereiche der Transceiver: Standard-SFP-Module benötigen 3.3 V bei bis zu 1 A. SFP+-Module benötigen möglicherweise eine separate 3.3-V-Versorgung und eine 1.8-V-Versorgung für die interne Logik. Die beiden Versorgungsspannungen müssen gemäß der im Datenblatt des Moduls angegebenen Einschaltreihenfolge – Logik vor Leistungsverstärker – sequenziell geschaltet werden. Eine falsche Sequenzierung beschädigt die Lasertreiber. Die Sequenzierung erfolgt hardwareseitig (RC-Verzögerungsschaltungen oder ein dedizierter Sequenzer-IC) und nicht über eine Software-Startreihenfolge, die im Fehlerfall unzuverlässig ist.

Der Rückstrom auf Masse erfordert dieselbe Aufmerksamkeit wie der Versorgungsstrom. Der Rückstrompfad des Lasertreibers muss eine direkte, niederohmige Verbindung zur Masse des Sender-ICs aufweisen. Jede Induktivität im Rückstrompfad erhöht die effektive Impedanz des Lasertreibers und reduziert die Modulationsbandbreite. Verwenden Sie anstelle einer Leiterbahn ein massives Kupferpolygon direkt unter dem Lasertreiber, das über mehrere Durchkontaktierungen mit der Massefläche verbunden ist.

Empfangspfad und Fotodetektor-Frontend

Der Empfangspfad beginnt an den RD±-Pins des SFP-Gehäuses (oder am elektrischen Ausgang des ROSA) und endet am differentiellen RX-Eingang des FPGA SerDes. Die Signalkette verläuft wie folgt: Fotodetektor → TIA (Transimpedanzverstärker, im Modul integriert) → Begrenzungsverstärker → CDR → FPGA-Eingang. Bei steckbaren SFP-Architekturen befinden sich TIA und Begrenzungsverstärker im Modul, sodass der Entwickler lediglich einen sauberen, AC-gekoppelten Differenzpfad zum FPGA bereitstellen muss. Bei ROSA-basierten Designs kann der TIA ein externes Bauteil auf der Leiterplatte sein.

Die Empfängerempfindlichkeit eines typischen SFP-Moduls beträgt minimal −22 dBm. Bei 10G (SFP+) liegt sie für SR-Optiken typischerweise bei −9.9 dBm. Die optische Leistungsbilanz – Sendeleistung abzüglich aller optischen Verluste (Faser, Steckverbinder, Spleiße) und minimaler Empfängerempfindlichkeit – ergibt die Verbindungsreserve. Bei einer 1 km langen Tethering-Anwendung mit 0.4 dB/km Faserverlust und zwei Steckverbindern mit je 0.3 dB beträgt der gesamte optische Verlust unter 2 dB – deutlich innerhalb der für typische SFP+-Optiken üblichen Leistungsbilanz von über 12 dB.

Das Layout der Empfangsleitungs-Leiterplatte muss differentielles Taktverzerrung und kapazitive Belastung der RD±-Leitungen minimieren. Jede Asymmetrie zwischen den P- und N-Leitungen führt zu Taktverzerrungen am FPGA-Eingang und verschlechtert die Augenöffnung. Vermeiden Sie Durchkontaktierungen oder Topologieänderungen auf einer der beiden Leiterbahnen ohne entsprechende Anpassung auf der anderen. Der CDR im FPGA SerDes toleriert einen gewissen Jitter, jedoch nicht unbegrenzt – die physikalische Schicht muss saubere Signale liefern, um den CDR über den gesamten Betriebstemperaturbereich stabil zu halten.

DDM-Diagnoseüberwachung

SFP/SFP+-Module implementieren Digital Diagnostics Monitoring (DDM, auch Digital Optical Monitoring oder DOM genannt) gemäß SFF-8472. Die I²C-Schnittstelle an Adresse 0x51 liefert in Echtzeit folgende Messwerte: Laser-Sendeleistung (dBm), empfangene optische Leistung (dBm), Laser-Biasstrom (mA), Modultemperatur (°C) und Versorgungsspannung (V). Für jeden Parameter sind per Software konfigurierbare Alarm- und Warnschwellenwerte erforderlich.

DDM-Daten sind nicht nur für die Felddiagnose nützlich, sondern ermöglichen auch die vorausschauende Wartung. Ein steigender Laser-Biasstrom bei gleichbleibender Sendeleistung deutet auf eine Alterung des Lasers hin (der Treiber kompensiert den Effizienzverlust). Eine sinkende optische Empfangsleistung bei stabiler Sendeleistung weist auf eine Beschädigung der Faser oder des Steckverbinders hin. Die Beobachtung dieser Trends über die Flugstunden hinweg ermöglicht es den Betreibern, Wartungsarbeiten zu planen, bevor eine grenzwertige Verbindung ausfällt.

Der I2C-Bus für DDM muss sorgfältig verlegt werden. Die I2C-Pins des SFP+-Gehäuses arbeiten mit 3.3 V Logikspannung. Falls der I2C-Anschluss des FPGAs oder Mikrocontrollers eine andere Spannung aufweist, ist eine Pegelanpassung erforderlich. Der Bus sollte mit Pull-up-Widerständen auf 3.3 V (typischerweise 4.7 kΩ) ausgestattet sein und darf nicht mit anderen Geräten gemeinsam genutzt werden, da dies zu Störungen und damit zu Fehlkonfigurationen des Moduls führen kann. Die Überwachungseinheit für die Masseseite befindet sich auf der Leiterplatte des Glasfasergehäuses und ermöglicht die gleichzeitige Überwachung des Verbindungsstatus von beiden Enden aus.

Schichtstapel- und Impedanzplanung

Für eine optische 10-Gbit/s-Datenverbindungskarte mit ausreichender Signalintegrität und Stromverteilung ist ein 6-Lagen-Stack das Minimum. Ein 8-Lagen-Stack ist für Designs mit dichter BGA-Leiterbahnführung, mehreren Stromversorgungsdomänen oder gemeinsam angeordneten analogen und digitalen Schaltungen vorzuziehen.

Typischer 6-Lagen-Aufbau: Lage 1 – obere Komponenten und Mikrostreifensignale; Lage 2 – Massefläche; Lage 3 – Hochgeschwindigkeits-Streifenleitungspaare (FPGA zu SFP-Käfig); Lage 4 – Versorgungsebenen; Lage 5 – Masse; Lage 6 – untere Komponenten und Sekundärsignale. Die beiden Masseflächen (L2 und L5) dienen als Rückleitung für Hochgeschwindigkeitssignale auf L3 und schirmen die Stromversorgung auf L4 gegen Abstrahlung in die Signallagen ab.

Bei Designs, die eine kontrollierte Impedanz erfordern , muss der Hersteller die Dielektrizitätskonstante und Dicke jedes Prepreg/Kern-Paares, die Zielimpedanz jeder Schicht sowie die Toleranz (±10 % für die meisten optischen Verbindungen, ±5 % für die anspruchsvollsten) kennen. TDR-Tests der Produktionsplatinen überprüfen die tatsächliche Impedanz im Vergleich zu den Designvorgaben. Die Angabe der kontrollierten Impedanz in den Fertigungshinweisen – und nicht nur das Zeichnen der Leiterbahnen mit der berechneten Breite – ist für eine konsistente Fertigung unerlässlich.

Die Materialauswahl jenseits des Standard-FR-4 wird ab 10 Gbit/s relevant. FR-4 (Dk ~4.2–4.5 bei 1 GHz, ansteigend bei niedrigen Frequenzen) verursacht eine frequenzabhängige Verzögerung, die die Flankensteilheit bei langen Leiterbahnen verschlechtert. Für Leiterbahnen von mehr als 100 mm Länge bei 10 Gbit/s reduzieren verlustarme Materialien wie Isola 370HR oder Panasonic Megtron 6 die Einfügedämpfung. Bei 25 Gbit/s sind verlustarme Materialien zwingend erforderlich.

Wärmemanagement

SFP-Module verbrauchen je nach Typ und Datenrate 0.5–1.5 W. SFP+-Module verbrauchen bis zu 2.5 W. In einem geschlossenen UAV-Gehäuse mit eingeschränkter Luftzirkulation muss diese Wärme in die Leiterplatte und anschließend an die Flugzeugzelle abgeleitet werden, anstatt durch Konvektion abgeführt zu werden.

Der SFP-Käfig bietet, sofern dafür vorgesehen, über seine Oberseite eine thermische Schnittstelle. Ein anpassungsfähiges Wärmeleitmaterial (TIM) zwischen Käfigdeckel und UAV-Gehäuse leitet die Modulwärme direkt an das Chassis ab. Die Verbindung zwischen Käfig und Leiterplatte erfolgt über thermische Durchkontaktierungen: 0.3 mm Bohrdurchmesser, 1 mm Rasterabstand, angeordnet in einem Gitter unterhalb der Käfigfläche. Kupferflächen im Inneren nehmen die Wärme von den Durchkontaktierungen auf und verteilen sie seitlich, bevor sie den Platinenrand oder die Befestigungspunkte des Chassis erreicht.

Bei gelöteten TOSA/ROSA-Bauelementen konzentriert die kleinere Baugröße die Wärmeabfuhr auf eine kleinere Fläche, was den lokalen Wärmewiderstand erhöht. Die Durchkontaktierungsanordnung unterhalb der gelöteten Optiken erfordert daher einen engeren Rasterabstand (0.6 mm) und größere Kupferflächen. Die Sperrschichttemperatur muss über den gesamten Betriebstemperaturbereich mit den maximalen Spezifikationen des Bauelements abgeglichen werden – die Kombination aus Umgebungstemperatur auf Meereshöhe und Eigenerwärmung kann die Grenzwerte schneller erreichen als vom Entwickler erwartet.

Eine thermische Simulation ist für diese Leiterplatte gerechtfertigt: Ein 2D-Wärmemodell, das die Temperaturverteilung über die gesamte Leiterplatte bei maximaler Wärmeabfuhr und maximaler Umgebungstemperatur darstellt, benötigt einige Stunden und kann eine Überarbeitung des Layouts in einer späten Projektphase verhindern. Die Leiterplattenentwicklungsphase ist der richtige Zeitpunkt, um thermische Probleme zu erkennen, nicht erst während der Umweltqualifizierungstests.

Fertigung, Montage und Prüfung

Die Impedanzkontrolle mittels TDR-Verifizierung ist eine zwingende Fertigungsanforderung für optische Datenlink-Platinen mit 10 Gbit/s. Der Hersteller misst die tatsächliche Leiterbahnimpedanz auf Testmustern jedes Panels und dokumentiert dies – nicht nur die Behauptung, dass eine Impedanzkontrolle versucht wurde. Toleranzbereich bei FR-4: ±10 % sind erreichbar; ±5 % erfordern ein hochwertiges Material und eine strengere Prozesskontrolle.

Für die BGA-Bestückung von FPGA-Bausteinen wird Folgendes benötigt:

• Die Lötpaste wird mit einem dem Rastermaß entsprechenden Schablonenöffnungsverhältnis gedruckt – typischerweise verwendet ein BGA mit 0.8 mm Rastermaß einen Öffnungsdurchmesser von 0.45 mm auf einer 0.15 mm Schablone.
• Reflow-Profil gemäß Spezifikation des BGA-Lieferanten – typischerweise ein Aufheizen mit anschließender Haltezeit bei 150–170 °C, gefolgt von einer Haltezeit und dann einem Aufheizen auf die Spitzentemperatur von 240–250 °C.
• Röntgenprüfung aller BGA-Verbindungen zur Überprüfung des Reflow-Lötens und zum Erkennen von Brücken oder Lufteinschlüssen
• Akustische Mikroskopie für Anwendungen der Klasse 3 zur Erkennung von Hohlräumen unter der Oberfläche

Die Montage des SFP-Käfigs erfordert vor dem Reflow-Löten die Überprüfung der Käfigkoplanarität. Ein auf der Leiterplatte wackelnder Käfig ermöglicht keine zuverlässige Lötung aller Masseanschlüsse und verursacht Resonanzen in der EMV-Dichtung. Die Käfighalteklammern müssen das Modul mit der vorgegebenen Einsteck- und Entnahmekraft fixieren. Abgenutzte Käfige, die während der Inbetriebnahme gehandhabt wurden, sollten vor der Endmontage ausgetauscht werden.

Funktionstest für die optische Datenverbindungskarte: Anschluss einer Glasfaser-Schleife (TX-Ausgang → Dämpfungsglied zur Simulation der Link-Budgetierung → RX-Eingang), Anlegen eines PRBS-Musters mit Leitungsgeschwindigkeit und Messung der Bitfehlerrate (BER) über ein statistisch valides Intervall. Eine BER unter 1 × 10⁻¹² mit 3 dB zusätzlicher Dämpfung über die Link-Budgetierung hinaus bestätigt eine ausreichende Reserve. Highleap bietet die Fertigung und präzise Montage von optischen Datenverbindungskarten mit kontrollierter Impedanz und vollständiger Dokumentationsrückverfolgbarkeit.

Plattformspezifische Designvarianten

Kommerzielle Überwachungskabel: SFP+ mit 10 Gbit/s, steckbar für einfache Wartung vor Ort, Standard-FR-4 mit rückseitiger Bohrung, 6-lagiger Aufbau, DDM-Überwachung per Mikrocontroller. Die Glasfaser-Drohnenplatine dieser Kategorie ist mit handelsüblichen SFP+-Optiken und Standard-Gehäusen bestens ausgestattet.

Fasergeführte Einwegplattform: TOSA/ROSA-gelötet, Zuverlässigkeitsqualifizierung für den Einmalgebrauch (Funktionstest plus Burn-in, keine Schutzlackierung erforderlich), kostenoptimierte Lagenanzahl. Die fasergeführte UAV-Steuerungsplatine erfordert einen zuverlässigen Betrieb der optischen Datenverbindungsplatine vom Missionsbeginn bis zum Missionsende – üblicherweise 30–90 Minuten – ohne die für wiederverwendbare Plattformen notwendige kontinuierliche Diagnoseüberwachung.

Plattform für Verteidigungs-ISR: Polyimid-Substrat, IPC-Klasse-3-Baugruppe, Schutzlackierung, Umweltqualifizierung nach MIL-STD-810, optional kundenspezifischer Transceiver für eine unabhängige Lieferkette. Detaillierte Anforderungen für diese Kategorie finden sich im Kontext militärischer Glasfaser-Drohnen-Leiterplatten.

FPV-Rennen/Nahbereich: 1 Gbit/s SFP ist ausreichend, geringes Gewicht hat Priorität. Kürzere Kabel ermöglichen geringere optische Verluste und damit den Einsatz von Multimode-Fasern und 850-nm-VCSEL-Transceivern (kostengünstiger, höhere Ausgangsleistung, weniger wellenlängenabhängig). Die Glasfaser-FPV-Drohnen-Leiterplatte verkörpert die Designphilosophie dieser Kategorie.

Bei allen Varianten interagiert die optische Datenverbindungsplatine über das Verbindungskabel mit der Leiterplatte der Glasfaser-Verbindungsspule – die Spannungs- und Abrollsteuerung der Spulenplatine beeinflusst direkt die Faserintegrität und damit das optische Leistungsbudget, das die Datenverbindungsplatine berücksichtigen muss.

FAQ

Welche Datenraten sind typisch für aktuelle Glasfaser-Anbindungssysteme für UAVs?
Im Einsatz befindliche kommerzielle Systeme nutzen typischerweise 1 Gbit/s (SFP) oder 10 Gbit/s (SFP+). 4K-Überwachungsdrohnen mit mehreren Kameras, die mehrere unkomprimierte Datenströme übertragen, benötigen mindestens 10 Gbit/s. Fortschrittliche Anwendungen setzen auf 25 Gbit/s pro Lane mittels QSFP28- oder kundenspezifischer VCSEL-Array-Schnittstellen. Ältere, kabelgebundene Systeme verwendeten 100–400 Mbit/s; die meisten neuen Designs verzichten auf diese Datenraten und setzen stattdessen auf 1G- oder 10G-Standards mit den verfügbaren Komponenten-Ökosystemen.

Kann die Platine mehrere gleichzeitige Videostreams verarbeiten?
Ja – das FPGA multiplexiert die Datenströme in den optischen Kanal. Drei unkomprimierte 1080p60-Datenströme benötigen etwa 9 Gbit/s und passen somit mit ausreichendem Spielraum in eine 10-Gbit/s-Verbindung. Drei 4K30-Datenströme erfordern entweder eine Komprimierung oder einen Wechsel auf 25 Gbit/s. Die Rolle des FPGA bei der Datenstromaggregation ist von der physikalischen Schicht der optischen Datenverbindungskarte getrennt, jedoch befinden sich FPGA und optischer Transceiver auf derselben Platine und deren Layout beeinflusst sich gegenseitig.

Wovon hängt die maximale Kabellänge für ein bestimmtes Platinendesign ab?
Optisches Linkbudget: Sendeleistung (typisch SFP+ −1 bis +3 dBm) abzüglich Steckerverluste (je 0.3–0.5 dB) abzüglich Faserdämpfung (0.35 dB/km bei 1310 nm) abzüglich Empfangsempfindlichkeit (typischerweise −9.9 dBm für SFP+ SR, −20 dBm für LR). Ein 1310 nm LR SFP+ mit −3 dBm Sende- und −20 dBm Empfangsempfindlichkeit ergibt ein Linkbudget von 17 dB – und deckt damit über 40 km Faserverlust ab, weit über die Anforderungen praktischer Tether-Anwendungen hinaus. Die meisten Längenbegrenzungen von Tethern sind mechanischer Natur (Fasergewicht und Spulenkapazität), nicht optischer.

Wie wirkt sich Vibration auf die optische Schnittstelle aus?
Steckbare SFP-Käfige reagieren empfindlich auf Vibrationen. Dies geschieht aus zwei Gründen: Das Modul kann sich im Käfig lösen, wenn die Verriegelung nicht richtig eingerastet ist, und die Lötstellen zwischen Käfig und Leiterplatte können bei anhaltenden Vibrationen ermüden. Käfige mit Luftfahrtzulassung beheben beide Probleme: Sie verfügen über robustere Haltemechanismen und massivere Masseanschlüsse. Für Designs, die umfangreichen Vibrationstests unterzogen werden, empfiehlt es sich, in der Stückliste Käfige mit Luftfahrtzulassung anstelle von Standard-Käfigen vorzusehen.

Angebot anfordern