HDI-Leiterplatten-Reverse-Engineering für die Fertigung

Reverse Engineering von High-Density-Leiterplatten befasst sich mit den technisch anspruchsvollsten Platinen der Elektronikindustrie: mehrlagige HDI-Platinen (High Density Interconnect) mit Mikro-Vias, Blind- und Buried-Vias, BGA-Bauteilen mit feinem Rastermaß von 0.4 mm oder 0.3 mm, Leiterbahnbreiten unter 75 µm und Lagenanzahlen von 10–20+. Diese Platinen finden Verwendung in Netzwerkgeräten, medizinischen Bildgebungsgeräten, Avionik für die Luft- und Raumfahrt, industriellen Steuerungssystemen und Verteidigungselektronik – missionskritischen Plattformen, bei denen Ersatzplatinen auch lange nach Produktionsende des Originalherstellers verfügbar sein müssen.

Wenn kritische HDI-Leiterplatten das Ende ihrer Lebensdauer erreichen und der OEM-Support nicht mehr verfügbar ist, stehen Unternehmen vor der Wahl: das gesamte System außer Betrieb zu nehmen oder die Leiterplatte anhand physikalischer Analysen zu rekonstruieren. PCB-Reverse-Engineering bietet einen legitimen Weg zur Herstellung von Ersatzplatinen für die Instandhaltung bestehender Systeme, das Obsoleszenzmanagement, die Fehleranalyse und die Qualifizierung von Zweitlieferanten – alles im Rahmen der Gesetze zum Schutz geistigen Eigentums und vertraglicher Verpflichtungen.

Die Herausforderung des Reverse Engineering steigt mit der Leiterplattendichte dramatisch an. Eine Standard-4-Lagen-Leiterplatte mit 0.2 mm Leiterbahnbreite und 0.8 mm Rastermaß für QFP-Bauteile lässt sich mittels optischem Scannen und einfacher Röntgenanalyse analysieren. Eine HDI-Leiterplatte mit 0.05 mm Leiterbahnbreite, 0.075 mm Mikro-Vias und 0.3 mm Rastermaß für BGA-Bauteile erfordert hingegen Computertomographie, spezielle Bildverarbeitungssoftware und Ingenieure mit Erfahrung in fortschrittlichen Fertigungsprozessen. Der Fehlerspielraum verringert sich proportional: Ein Positionierungsfehler von 0.025 mm ist auf einer Standard-Leiterplatte nicht sichtbar, führt aber auf einer HDI-Leiterplatte mit 0.1 mm Leiterbahnabstand zu einem Kurzschluss.

Dieser Leitfaden behandelt die spezielle Methodik für das Reverse Engineering von HDI-Leiterplatten, von der erforderlichen Bildgebungstechnologie über die Rekonstruktion von Mikrovia bis hin zur Fertigungsvalidierung.

1. Warum ist die Rückentwicklung von hochdichten Leiterplatten so schwierig?

1.1 Merkmalsgröße vs. Bildauflösung

1.2 Das Stackup-Komplexitätsproblem

HDI-Leiterplatten werden sequenziell laminiert – sie werden stufenweise aufgebaut, wobei in jeder Stufe Mikro-Vias per Laser gebohrt werden, anstatt wie bei Standardplatinen in einem einzigen Durchgang gebohrt und beschichtet zu werden. Dadurch entstehen Via-Strukturen, die spezifische Lagenpaare (Lage 1–2, Lage 2–3) verbinden, anstatt die gesamte Leiterplatte zu durchdringen. Der Reverse Engineer muss nicht nur die Position jeder Via bestimmen, sondern auch, welche spezifischen Lagen sie verbindet – eine Bestimmung, die CT-Scans oder zerstörende Querschnittsanalysen erfordert.

2. Merkmale der HDI-Technologie und ihre Herausforderungen im Bereich der erneuerbaren Energien

2.1 Mikrovias

Mikrovias (≤ 0.15 mm Bohrdurchmesser) sind das charakteristische Merkmal von HDI-Leiterplatten . Sie werden lasergebohrt (nicht mechanisch) und verbinden benachbarte Lagenpaare. Zu den Typen gehören:

• Blindmikrovias: Verbindet nur eine äußere Schicht mit der angrenzenden inneren Schicht. Von einer Seite aus als kleines Pad sichtbar, ohne entsprechendes Merkmal auf der gegenüberliegenden Seite.
• Gestapelte Mikro-Vias: Mehrere übereinander gestapelte Blind-Vias verbinden drei oder mehr Lagen über dieselbe XY-Position. Jeder Via verbindet ein Lagenpaar; der Stapel verbindet den gesamten Bereich.
• Versetzte Mikro-Vias: Die Funktion ähnelt gestapelten Durchkontaktierungen, jedoch ist die Position der Durchkontaktierung in jeder Lage versetzt, wodurch ein treppenartiges Muster entsteht. Die Nachverfolgung ist schwieriger, da sich die Position der Durchkontaktierung bei jedem Lagenübergang ändert.

2.2 Via-in-Pad

Feinraster-BGA-Bauteile erfordern die Via-in-Pad-Technologie – Durchkontaktierungen, die direkt im Bauteilpad platziert werden, anstatt seitlich versetzt. Diese Durchkontaktierungen werden typischerweise mit Kupfer oder Epoxidharz gefüllt und anschließend galvanisiert, um eine ebene Pad-Oberfläche für das BGA-Löten zu erzeugen. Der Reverse Engineer muss die Via-in-Pad-Strukturen identifizieren (die nach dem Füllen und Galvanisieren oft von der Oberfläche aus nicht mehr sichtbar sind), um die Verbindungen der einzelnen Lagen unter den BGA-Bauteilen korrekt abzubilden.

2.3 Eingebettete passive Bauelemente

Bei einigen HDI-Platinen sind passive Bauelemente (Dünnschichtwiderstände, Kondensatoren) im Platinensubstrat integriert. Diese Bauelemente sind von der Oberfläche aus unsichtbar und können nur durch elektrische Messungen (unerwarteter Widerstand oder Kapazität zwischen scheinbar direkt verbundenen Punkten an der Oberfläche) oder hochauflösende Computertomographie (CT) nachgewiesen werden.

3. Bildgebungs- und Erfassungsverfahren für HDI-Karten

3.1 Computertomographie: Das unverzichtbare Werkzeug für HDI

Die Computertomographie (CT) ist für das Reverse Engineering von HDI-Leiterplatten praktisch unerlässlich. Standardmäßige 2D-Röntgenaufnahmen können die einzelnen Lagen einer 12-lagigen Leiterplatte mit Mikro-Vias nicht auflösen – alle Lagen überlagern sich im Bild. Die CT erzeugt ein vollständiges 3D-Volumen, das in jeder Lagentiefe „geschnitten“ werden kann und Folgendes sichtbar macht:

• Kupfermuster auf jeder einzelnen Schicht
• Microvia-Standorte und die spezifischen Schichten, die sie verbinden
• Via-in-Pad-Strukturen unter BGA-Komponenten
• Leiterbahnführung auf internen Schichten, die von der Oberfläche aus nicht sichtbar sind.

Anforderungen an die Auflösung: CT-Scans von HDI-Leiterplatten benötigen eine Voxelgröße von 5–15 µm, um Leiterbahnen von 0.050–0.075 mm aufzulösen. Dies begrenzt die maximal in einem Durchgang scannbare Leiterplattenfläche – große Leiterplatten erfordern möglicherweise mehrere überlappende Scans, die anschließend zusammengefügt werden.

3.2 Optische Bildgebung mit hoher Auflösung

Nach dem Entfernen der Bauteile werden die äußeren Schichten mit digitalen Mikroskopkameras (5–10 µm pro Pixel) hochauflösend aufgenommen. Das Bildgebungssystem muss Folgendes leisten:

• Feinteilungs-Padmuster mit 0.050 mm Merkmalen
• Leiterbahnführung zwischen BGA-Pads auf der Ebene des Landmusters
• Lötstoppmaskenregistrierung (entscheidend für die Überprüfung der Pad-Belichtungsabmessungen)

3.3 Kontrollierte Querschnittsanalyse

Zur Überprüfung des Schichtaufbaus: Mikroschnittanalyse an mehreren Stellen quer durch die gesamte Konstruktion zur Messung von:

• Gesamtplattendicke und Dicke der einzelnen Schichten
• Kupfergewicht auf jeder Schicht
• Aspektverhältnis und Beschichtungsqualität der Mikrovia
• Identifizierung dielektrischer Materialien (FR4, verlustarme Materialien wie Megtron oder IS400)

4. Rekonstruktion von HDI-Layouts: Mikrovias, sequentielle Laminierung und Stackup

4.1 Rekonstruktion des Schichtstapels

Der Aufbau einer HDI-Platine ist deutlich komplexer als der einer Standardplatine:

• Kernschichten (mechanisch gebohrte Durchkontaktierungen) vs. Aufbauschichten (lasergebohrte Mikro-Durchkontaktierungen)
• Sequenzielle Laminierungsreihenfolge: Welche Schichten werden in jedem Schritt laminiert?
• Art und Dicke des dielektrischen Materials an jedem Schichtübergang (kann sich zwischen Kern- und Aufbauschichten unterscheiden).
• Kupfergewicht in jeder Schicht (oft unterschiedlich: höheres Kupfergewicht in den Stromversorgungsschichten, niedrigeres in den Signalschichten)

Eine präzise Rekonstruktion des Lagenaufbaus ist für Impedanzberechnungen unerlässlich. HDI-Leiterplatten verfügen üblicherweise über Leiterbahnen mit kontrollierter Impedanz (50 Ω unsymmetrisch, 100 Ω differenziell) auf mehreren Lagen – eine falsche Angabe der Dielektrikumdicke in der Lagenaufbauspezifikation führt zu einer falschen Impedanz.

4.2 Microvia-Mapping-Protokoll

Anhand von CT-Scandaten wird jede Mikrovia kartiert:

• XY-Position
• Verbundenes Schichtpaar (Schicht 1–2? Schicht 2–3? Durch alle Schichten hindurch?)
• Durchgangstyp (blind, vergraben, gestapelt, versetzt, durchgehend)
• Bohrdurchmesser
• Pad-Durchmesser auf jeder verbundenen Schicht

Bei komplexen HDI-Leiterplatten kann die Anzahl der Mikrovias mehrere Tausend erreichen – jede einzelne erfordert eine korrekte Zuordnung zu den einzelnen Lagen. Dies ist der zeitaufwändigste Aspekt des HDI-Reverse-Engineerings.

4.3 BGA-Fanout-Rekonstruktion

Der BGA-Fanout – das Leiterbahnführungsmuster, das die BGA-Pads mit den Durchkontaktierungen und den Signalrouting-Ebenen der Leiterplatte verbindet – ist der geometrisch anspruchsvollste Bereich einer HDI-Leiterplatte. Bei einem BGA-Raster von 0.4 mm müssen die Leiterbahnen zwischen Pads mit einem Abstand von 0.100 mm verlaufen, wodurch eine Leiterbahnbreite von ca. 0.050 mm mit einem seitlichen Abstand von 0.025 mm verbleibt. Diese Maße müssen mit entsprechender Genauigkeit erfasst werden.

5. Analyse und Rekonstruktion von BGA-Komponenten

5.1 Bestimmung der Ballkarte

BGA-Bauteile haben ihre Anschlüsse auf der Unterseite, die im eingebauten Zustand nicht sichtbar sind. Die Kontaktbelegung (welche Kontakte verbunden sind und welche nicht) muss wie folgt ermittelt werden:

• Komponentendatenblatt (falls der BGA-IC identifiziert ist)
• Röntgenbild des installierten Bauteils (zeigt Kugelraster und Pad-Verbindungen)
• Überprüfung der Lötpads nach dem Entfernen (zeigt an, welche Pads Lötreste aufweisen, was auf verbundene Lötperlen hinweist, und welche sauber sind, was auf nicht verbundene Positionen hinweist)

5.2 BGA-Footprint-Genauigkeit

BGA-Footprints erfordern höchste Positionsgenauigkeit bei der Rekonstruktion:

• Der Mittenabstand der Kontaktflächen muss innerhalb von ±0.025 mm dem Kugelraster des Bauteils entsprechen.
• Der Pad-Durchmesser muss für eine zuverlässige Lötverbindung korrekt sein (typischerweise 0.20–0.35 mm für BGAs mit 0.4–0.5 mm Rastermaß).
• Die Lötstoppmaskenöffnung muss eine korrekte Belichtung der Lötpads gewährleisten, ohne dass es zu Brücken zu benachbarten Pads kommt.
• Die Positionen der Durchkontaktierungen im Pad müssen präzise mittig innerhalb des Pads liegen (versetzte Durchkontaktierungen verringern das Lötvolumen und die Zuverlässigkeit der Verbindung).

6. Prüfung und Herstellung von HDI-Ersatzplatinen

6.1 Überprüfung der Entwurfsregeln

Das rekonstruierte HDI-Layout muss die DRC-Prüfung hinsichtlich des HDI-Fähigkeitsprofils des Zielherstellers bestehen:

• Minimale Leiterbahnbreite und -abstände (herstellerspezifisch für deren Laserbohr- und Bildgebungsgeräte)
• Grenzwerte für das Aspektverhältnis von Mikrovia-Durchkontaktierungen (typischerweise ≤1:1 für Standard-Laser-Mikrovia-Durchkontaktierungen)
• Stapelbare Via-Begrenzungen (die maximale Anzahl gestapelter Lagen hängt von der Beschichtungsfähigkeit ab)
• Anforderungen an den Ring für Mikro-Vias (strenger als für mechanische Vias)

6.2 Impedanzprüfung

Bei HDI-Leiterplatten mit kontrollierter Impedanz müssen der rekonstruierte Leiterbahnaufbau und die Leiterbahnabmessungen die korrekte Impedanz ergeben. Dies wird wie folgt überprüft:

• 2D-Feldlöserberechnung unter Verwendung des rekonstruierten Stapelaufbaus
• TDR-Messung (Zeitbereichsreflektometrie) am gefertigten Prototypen
• Vergleich zwischen berechneter und gemessener Impedanz (typische Toleranz: ±10 %)

6.3 Überlegungen zur Herstellung

HDI-Platinen erfordern spezielle Fertigungskapazitäten – nicht jeder Leiterplattenhersteller kann sie produzieren:

• Laserbohrausrüstung für Mikro-Vias
• Sequenzielle Laminierungsfähigkeit
• Hochpräzise Bildgebung für Leiterbahnen mit feiner Teilung
• Durchkontaktierungsfüllung und Planarisierung für Via-in-Pad

Die Auswahl der Fertigungsstätte muss den technologischen Anforderungen des Vorstands entsprechen – der Versuch, ein HDI-Design in einer Werkstatt mit Standardkapazitäten herzustellen, wird zu Fertigungsfehlern und Qualitätsproblemen führen.

7. Highleaps Dienstleistungen im Bereich HDI-Leiterplatten-Reverse-Engineering und IP-Konformität

Highleap Electronics bietet spezialisiertes HDI-Reverse-Engineering mit der für hochdichte Leiterplatten erforderlichen Bildgebungstechnologie, dem technischen Know-how und den Fertigungskapazitäten:

• CT-Scan-Funktion: Vollständige 3D-Platinenrekonstruktion mit einer Auflösung von 5–15 µm für die Kartierung von Mikrovias und die Erfassung interner Schichten
• HDI-Layout-Expertise: Ingenieure mit Erfahrung in sequenziellen Laminierungsstapeln, Mikrovia-Routing und HDI-Designregeln
• BGA-Rekonstruktion mit feiner Teilung: ±0.025 mm Padgenauigkeit für BGA-Bauteile mit 0.3–0.5 mm Rastermaß und Via-in-Pad
• Impedanzgesteuerte Rekonstruktion: Stackup-Spezifikation mit Impedanzberechnungen, verifiziert durch TDR an gefertigten Prototypen
• HDI-Fertigung: In-house HDI-Fertigung und -Montage mit Laserbohren, sequenzieller Laminierung und Via-Füllung
• Vollständige Überprüfung: DRC, Impedanzprüfung, elektrische Prüfung, Röntgeninspektion der BGA-Montage und Funktionsvalidierung

Typische Engagements

• Verteidigung und Luft- und Raumfahrt: Ersatzplatinen für ältere Avionik- und Radarsysteme, deren OEM-Produktion eingestellt wurde und für die im Rahmen von DMSMS-Programmen (Diminishing Manufacturing Sources and Material Shortages) form-, pass- und funktionsgleiche Äquivalente benötigt werden
• Medizinische Ausrüstung: Ersatz-HDI-Platinen für Bildgebungssysteme, Patientenmonitore und Diagnosegeräte, die über den ursprünglichen Supportzeitraum hinaus betriebsbereit bleiben müssen.
• Industrielle Infrastruktur: Controllerplatinen für Fertigungslinien, Stromversorgungssysteme und Telekommunikationsgeräte mit einer erwarteten Lebensdauer von über 20 Jahren
• Fehleranalyse: Ursachenanalyse mit vollständiger Layout-Rekonstruktion zur Identifizierung von Konstruktions- oder Fertigungsfehlern in im Feld ausgefallenen HDI-Baugruppen

Angebot für HDI Board anfordern