DDR5、PCIe、クロストークに対応した10層基板配線ルール

10層基板の配線ルールは、積層構造、デバイス設計ガイド、およびチャネル解析に基づいて決定する必要があります。一般的なミル値の表をそのままコピーしてはいけません。物理的な長さが同じだからといって、必ずしも電気的な遅延が同じになるとは限りません。「5Wルール」はクロストークを保証するものではなく、プロトコル生成によってラミネートや固定の残留ビアスタブが自動的に決定されるわけでもありません。

このガイドの目的は、電気的要件を製造工程全体を通して有効なレイアウト制約に変換することです。リターンパス、結合ルーティング、メモリタイミング、シリアルリンク遷移、クロストーク、およびDFMへの引き継ぎに焦点を当てています。最終的な幅とギャップは、リリースされた仕様に基づいています。 インピーダンスモデル.

配線作業を開始する前に、電気に関する規則を確定してください。

配線設計は、仮の誘電体厚さから始めて、製造業者に「スタックアップを調整して適合させてください」と依頼して終わるべきではありません。スタックアップを変更すると、幅、ペア間隔、伝搬遅延、基準割り当て、場合によっては層容量も変化します。ベースラインパッケージには、スタックアップの改訂版、材料構成、銅箔、制御構造、デバイス固有のタイミングルール、および重要なチャネルに使用される電気モデルを明記する必要があります。

ルール階層を使用してください。デバイスまたはフォームファクタ固有の要件は、一般的な社内ルールよりも優先されます。シミュレートされた例外は文書化する必要があります。また、製造上の最小値は制限であり、推奨される配線寸法ではありません。

レイヤー割り当てとリターンパスの連続性

高速配線には、連続した基準導体が必要です。信号品質を重視した一般的な10層スタックアップでは、外側の信号は隣接するグランドプレーンを参照し、選択された内側の信号は2つのグランドプレーンの間に配置されます。この配置は、帰還電流を信号の近くに維持できるため有効です。他のスタックアップでも機能しますが、レイアウト規則は実際の基準を反映している必要があります。

参照スプリットを越えてルーティングしないでください

配線が基準面内の空隙や分割部を横切る場合、戻り電流は開口部を迂回するため、ループ面積が増加し、他の構造への結合が強まります。レイアウト後にコンデンサを追加するよりも、配線を連続した基準面を持つ層に移動させる方が一般的に優れています。電源プレーンを意図的に高周波基準として使用する場合は、関連するグランドドメインへの接続を設計に含める必要があります。

レイヤーの変更には、復帰トランジションが必要です。

信号ビアは、順方向電流を層間で移動させます。戻り電流も、古い基準と新しい基準の間で経路を必要とします。グランド間遷移では、一般的に近接したステッチングビアが使用されます。電源とグランド間の遷移では、関連するスペクトル全体にわたって戻りループが許容範囲内に収まるように、デカップリング構造を配置する必要がある場合があります。「50 mil 以内にグランドビアを 1 つ配置する」というのは経験則であり、普遍的なルールではありません。

隣接する信号層

直交ルーティングは隣接する信号層間のブロードサイド結合を低減できますが、本質的に劣悪なスタックアップを無害にするわけではありません。2つの信号層が間にプレーンを挟まずに向かい合っている場合は、重なりを制限し、間隔を広げ、そのペアを感度の低いネット用に確保してください。重要なシリアルリンクには、プレーン分離ルーティングが望ましいです。

微分ペア：幾何学、歪み、遷移

差動ペアは、一貫した電磁環境を維持する必要があります。幅、ペア間隔、基準距離、および近傍の銅箔は、インピーダンス計算に使用される構造内に収まるようにする必要があります。パッド部分の短いネックダウンは避けられない場合もありますが、モデル化するか、検証済みのフットプリント内に収める必要があります。

ペア内スキューは電気的な量である

許容される時間スキューを、配線層上の実際の伝搬遅延を用いて長さに変換します。層が変わるペアは、2つのトレースが異なるガラスをサンプリングしたり、異なるビア形状を使用したり、異なる参照遷移に遭遇したりする場合、物理的な長さは同じでも遅延が異なる場合があります。非常に高速なリンクの場合は、PCBツールの中心線長だけに頼るのではなく、遅延とモード変換を抽出してください。

2つの遷移を対称に保つ

信号ビアのパッド、アンチパッド、リファレンスビア、およびブレークアウトは、可能な限り左右対称にしてください。プレーンの空隙、取り付け穴、またはコネクタのシールド構造に、配線を近づけないようにしてください。インターフェースで極性反転が許容されている場合は、視覚的な向きを維持するために長いクロスオーバーを追加するのではなく、意図的に極性反転を使用してください。

ペア間のマッチングは必ずしも必要ではありません

多くのシリアルレシーバーはレーンのスキューを調整するため、すべてのPCIeまたはSerDesペアの物理的長さを同じに強制すると、不要な損失や蛇行が発生する可能性があります。レーン間のスキューに関する規定に従うとともに、低損失、クリーンなリターンパス、最小限のトランジションを優先してください。通常、無関係なレーン同士を一致させることよりも、ペア内のスキューの方が重要です。

DDR5およびその他の並列メモリインターフェース

DDR5の制約は、コントローラパッケージ、DRAM構成、モジュールまたはダウントポロジー、スピードビン、ロードおよびターミネーションによって異なります。正確な情報源は、シミュレーションモデルによって裏付けられた、コントローラおよびメモリベンダーの設計ガイドです。「DQは±5ミル以内で一致しなければならない」といった一般的な記述は、特定のプラットフォームにとって不必要に厳格であったり、安全性を損なう可能性があります。

機能別にルールをグループ化する

DQ/DMI、DQS、差動クロック、コマンド/アドレス/制御信号、およびモジュール固有の信号に対して、それぞれ個別のグループを定義します。物理長はレイヤーによって変換率が異なるため、可能な限り遅延制約をピコ秒単位で指定します。これにより、レイアウトツールは単一の伝搬定数を仮定するのではなく、レイヤー固有の遅延を適用できます。

トポロジーは重要だ

モジュールベースの設計では、コマンド/アドレスとクロックはフライバイ方式のトポロジーを使用する場合があります。一方、データ信号はバイトレーン内でソース同期型のポイントツーポイント接続となります。ダウン設計、レジスタードモジュール、バッファ付きモジュールでは、ロードとルーティングが異なります。プラットフォームのドキュメントを参照せずに、DIMMトポロジーをはんだ付け済みの設計にコピーしないでください。

基準および電源の完全性

メモリタイミングは、参照プレーンノイズや電源分布、配線長によって影響を受けます。バイトレーンを安定した参照環境に保ち、適切なVREFおよびVDDQ処理を施し、プレーン開口部上にチューニング構造を配置しないようにしてください。プラットフォームのマージンが限られている場合は、同時スイッチングと終端動作をシミュレートしてください。

PCIeおよび高速シリアルリンク

PCIe Gen5以降では、配線品質は周波数依存損失、コネクタおよびビアの不連続性、クロストーク、モード変換によって大きく左右されます。そのため、レイアウトルールセットには目標インピーダンスだけでなく、より多くの要素を含める必要があります。

PCIe 6.0は、PCIe 5.0 NRZと同じ16GHzのナイキスト周波数で64GT/sのPAM4を使用しますが、「ビット数が2倍の同じチャネル」ではありません。コンプライアンス、ノイズ、FECのコンテキストが異なります。128GT/sのPCIe 7.0では、ナイキスト周波数が32GHzに上昇し、遷移抽出と製造相関の要求がより厳しくなります。

クロストーク、間隔、および基準面ノイズ

よく引用される3Wまたは5Wルールは、幾何学的な経験則です。クロストークは、誘電体層の高さ、並列長、アグレッサーの立ち上がり時間、基準構造、および配線がエッジ結合かブロードサイド結合かにも依存します。薄い誘電体層では、より小さな間隔でも目標値を満たす可能性があります。隣接する非参照信号層では、大きな間隔でも不十分な場合があります。

インターフェースに適したクロストーク目標値を設定し、抽出または検証済みのジオメトリテーブルを使用して、その目標値を間隔に変換します。被干渉線の長さ全体と同時干渉源を考慮してください。クロック信号、ストロボ信号、および高振幅シングルエンド信号は、無関係な低速制御信号よりも高い分離性能を必要とする場合があります。

配線間隔が十分に広くても、プレーンノイズは参照構造を介して結合する可能性があります。大電流スイッチングループはコンパクトに保ち、適切なプレーンペアとデカップリングを使用し、感度の高い配線を断片化された電源アイランドの参照に強制的に接続しないようにしてください。高密度プロセッサおよびアクセラレータボードでは、クロストークと電源インテグリティを併せて検討する必要があります。

新たな不連続性を生じさせることなく長さを調整する

蛇行は遅延を増加させますが、間隔の狭いセグメントは互いに結合し、中心線の長さから予想されるよりも遅延が少なくなります。また、損失が増加し、局所的なインピーダンス変動が生じます。隣接するチューニングセグメント間の間隔は可能な限り広くし、巻数を最小限に抑え、ブレークアウトや基準連続性を妨げない場所にチューニングを配置してください。

同調は必ずソース側またはレシーバ側の近くで行う必要があるという普遍的なルールはありません。配置はトポロジーとマッチングの目的に応じて異なります。ソース同期バスの場合は、定義されたグループ内で同調し、トポロジーを維持します。差動ペアの場合は、長い非結合セクションを生成しないコンパクトで対称的な機能を使用してスキューを補正します。

角を丸めることは必ずしも必要ではなく、また、単一の90度曲げがすべての形状において15%の反射を意味するわけでもありません。製造性、ペアの対称性、および一貫した間隔を確保するためには、45度または曲線状の配線を使用しますが、パッド、ビア、コネクタ、基準面の切断など、より大きな不連続性にはエンジニアリングの労力を集中させてください。

BGAのエスケープ、ビア、および製造性

BGAピッチだけではHDIが必要かどうかは判断できません。パッド径、ソルダーマスク方式、行数、ピン配置、利用可能な配線層、および配線方向など、すべてが重要です。0.5mmピッチのデバイスの中には、慎重に設計されたスルービアまたは限定的なブラインドビア方式で対応できるものもありますが、ビアインパッドと複数のビルドアップ層が必要なものもあります。ピッチのみの表を適用するのではなく、実際のパッケージのファンアウトを確認してください。

ビア・イン・パッドでは、ビアが銅充填、樹脂充填およびキャップ、または他の認定プロセスで処理されるかを明記する必要があります。積層マイクロビアの場合は、ビルドアップシーケンスと信頼性計画について合意する必要があります。 HDIガイド 構造物の選定が含まれますが、レイアウトには、供給業者の登録機能と互換性のあるキャプチャーランド、アンチパッド、およびキープアウトを設ける必要があります。

エスケープルーティングでは、基準となる配線の連続性も維持する必要があります。高密度のアンチパッド電界は、パッケージ下の平面銅箔を過剰に除去する可能性があるため、電源およびグランドのブレークアウトは電磁構造として見直す必要があります。グランドビアを追加することは、過剰なボイドを生じさせたり、配線を妨げたりする場合には、必ずしも有益ではありません。

事前加工ルーティングレビュー

DFMレビューでは、電気的制約を黙って書き換えるべきではありません。CAMが幅、パッド、アンチパッド、またはスタックアップの変更を提案する場合、その変更はインピーダンスまたはチャネルモデルに対してチェックされ、文書化される必要があります。最終レイアウトは、製造図面とネットリストとともに提出してください。 DFMレビュープロセス.

コネクタの展開、基板境界、およびテスト構造

コネクタの分岐部は、通常の曲げ部よりも大きな不連続部となることがよくあります。信号パッド、アンチパッド、グランドピンパターン、プレーンカットアウトを確認し、配線済みのペアへの移行部を1つの構造として扱います。ベンダーのリファレンスフットプリントは出発点であり、保証ではありません。基板の厚さ、層割り当て、製造寸法が異なる場合があるためです。最高速コネクタの場合は、ベンダーのモデルを使用して、ローカルPCBの分岐部を抽出してください。

基板端部では、重要な配線経路の真下で基準面が急激に終端しないようにしてください。カード端部のコンタクト、同軸ケーブルの引き込み口、メザニンコネクタには、インターフェース固有のグランドシェーピング、ビアフェンス、または局所的な層間遷移が必要になる場合があります。モデルに含まれていない限り、機械的なキープアウト、メッキバー、およびブレークアウェイタブは電気的な基準領域から除外してください。

スタブを作成せずにテストアクセスを設計する

通常のプローブパッドや分岐テストポイントでは、容量が増加したり、終端されていないスタブが発生したりする可能性があります。検証済みのテストクーポン、コネクタアクセス、取り外し可能なコンポーネントオプション、またはメイン伝送経路に統合されたパッドを使用してください。レイアウトが完了する前に、回路内テスト要件と信号完全性を調整してください。認定後にテスト分岐を削除すると、チャネルが変わる可能性もあります。

意図的な例外事項を文書化する

高密度レイアウトでは、局所的な幅の変更、参照遷移、または間隔違反が必要になる場合があります。その場所、理由、シミュレーション結果、またはベンダーの承認を記録してください。例外を文書化しておくことは、規則を全体的に緩和したり、将来のDFMエンジニアが設計意図を推測するのを待つよりも安全です。

クロック、アナログ、および電源ルーティングの境界

重要なネットワークすべてが差動シリアルリンクであるとは限りません。基準クロック、リセット信号、アナログセンサパス、スイッチング電源ノードなどは、干渉を発生させたり、干渉を受けたりする可能性があります。ネットワークは、公称周波数だけでなく、エッジレート、ノイズ感度、電流ループに基づいて分類してください。エッジが速い低周波クロックは、高周波正弦波よりも注意が必要な場合があります。

基準クロック

基準クロックは連続したプレーン上に配線し、不要なテストスタブを避け、スイッチングノードから分離してください。必要なトポロジー（ポイントツーポイント、ファンアウトバッファ、またはその他の分配方式）は、クロックソースとレシーバの仕様によって決まります。スター型やデイジーチェーン型が常に正しいとは限りません。複数のレシーバを駆動する場合は、負荷と終端をシミュレートしてください。

アナログおよびコンバーターインターフェース

小型のアナログループはコンパクトに保ち、強力なデジタル帰還電流から分離してください。グランドプレーンを分割することが必ずしも有利になるわけではありません。適切な配置で連続したプレーンを使用することで、低インピーダンスの帰還が得られる場合が多くあります。アナログ領域とデジタル領域を制御されたポイントで接続する必要がある場合は、信号がそのギャップを横切らないようにし、接続方法がコンバータベンダーのガイダンスに準拠していることを確認してください。

スイッチング電源領域

スイッチノード、ゲート駆動ループ、および高di/dt電流経路には、物理​​的な排除領域を設ける必要があります。高速ペアをインダクタ、トランス、またはスイッチノードの銅の下に配線しないでください。プレーンの空隙と禁止領域は、リターンパスのレビューに反映させる必要があります。電流容量幅と熱性能は、一般的な電流密度値ではなく、IPC-2152規格の方法または検証済みのシミュレーションによって評価する必要があります。

これらの領域をレイアウト制約に明記することで、DFM（設計製造性）に基づく銅の追加、盗用、またはパネルの機能が意図せず機密領域に入り込むことを防ぎます。

ルーティングルール承認

最終的なルーティングレビューでは、一般的なmil値のチェックリストではなく、リリースされたスタックアップとデバイス固有の制約に基づいてレイアウトを比較する必要があります。クリティカルグループについては、遅延、損失、遷移の影響が重大な場合、抽出されたモデルを使用してチェックする必要があります。

• すべての重要な経路が連続した参照経路上に維持されていること、およびレイヤの変更によって帰還電流経路が確保されていることを確認します。
• 直線配線だけでなく、ネックダウン部、パッド、ビア、コネクタ、テスト構造などを通して差動形状をチェックしてください。
• コントローラおよびメモリのドキュメントを使用して、バイトレーン、コマンド/アドレスグループ、およびトポロジーごとにメモリタイミングを適用します。
• 遅延とクロストークの解析に基づいて、普遍的な間隔乗数ではなく、蛇行と並列性を制限する。
• BGAのファンアウト、アニュラーリング、アンチパッド、ビアスパンが、サプライヤーの承認済み能力を満たしていることを確認してください。
• 最終アートワーク、ネットリスト、ドリル／配線データ、スタックアップ改訂版、インピーダンス表、および制御深度図面を、改訂管理された単一のパッケージとして納品してください。

レイアウトルールには、電気的な目的とその発生源を明記する必要があります。これにより、例外事項の確認が可能になり、製造上の変更によってルーティング制約セットが意図せず無効になることを防ぐことができます。

ルーティング例外の管理

高密度レイアウトでは、必然的に推奨ルールからの例外が必要となります。目的は、すべてのネックダウン、層間遷移、局所的な間隔縮小を禁止することではなく、電気的に重要な例外を特定し、適切なモデルを用いてそれらを検証することです。

例外事項はネット、領域、またはクラスに紐付け、設計レビュー記録とともに保管する必要があります。「間隔は許容範囲内」といった漠然とした口頭での承認は、ECO（エンジニアリング変更指示）やサプライヤーへの引き継ぎの際に再現することはできません。デバイスベンダーのリファレンスレイアウトにも同じ原則が適用されます。電気的な意図は維持しつつ、リリースされた基板スタックアップに対して寸法を再検証する必要があります。

レビュー記録には、重大な例外に使用された抽出バージョンまたはシミュレーションバージョンも明記する必要があります。ECOによってコンポーネントが移動したり、レイヤーが変更されたり、コネクタのフットプリントが変更されたりした場合、ジオメトリに一致しなくなった承認を引き継ぐのではなく、影響を受ける例外を再評価することができます。