インピーダンスとプレーンのための10層PCBスタックアップ設計

10層スタックアップとは、公称プリプレグ厚さで区切られた銅層のリストではなく、電気的および製造的なアーキテクチャを指します。これは、どの信号が連続的な基準を持つか、利用可能な配線容量はどれくらいか、電力はどこに分配されるか、どのような配線形状が製造可能か、そして積層時にパネルがどのように動作するかを決定します。10層の銅層によって9つの誘電体ギャップが形成されるため、1つのギャップのわずかな変化でも、インピーダンス、全体の厚さ、対称性に影響を与える可能性があります。

以下の例は、製造リリース用の積層構造ではなく、設計の出発点です。最終的なコアとプリプレグの構造、プレスされた厚さ、銅箔、および制御された形状は、製造業者によって確認される必要があります。このページは、 材料ガイド (NAIST) および インピーダンス仕様.

誘電体の厚さを選択する前に、レイヤー構造を選択してください。

まず、設計を分類することから始めます。高速ルーティングチャネルの数、必要な電源プレーン、BGAのエスケープ密度、高感度アナログまたはRFセクション、スルービアまたはHDI構造、完成時の厚さ、および機械的制約などを考慮します。目標は、「信号」とラベル付けされたレイヤーを最大化することではありません。目標は、各クリティカルルートに使用可能な参照を提供し、リターンパスを連続的に維持し、電源分配のために十分なプレーン面積を確保することです。

ルーティング方向は二次的な決定事項です。「水平」レイヤーと「垂直」レイヤーを割り当てても、隣接する高速信号レイヤーと参照プレーンがないスタックアップは解消されません。まずフィールドとリターンパスの構造を解決し、次に配置と混雑状況に基づいて優先方向を割り当ててください。

役立つ10層スタックアップの3つの典型的な例

比率だけでは、スタックアップが優れているとは言えません。2つの「6信号層／4プレーン層」構成は、プレーンの配置場所によって大きく異なる挙動を示す可能性があります。設計で6つの信号層が必要な場合は、プレーンに隣接する層を重要なネット用に確保し、低速、短距離、または直交配線された信号は、より不利なペアに配置してください。

参照面が豊富な10層の例

以下の層構成は、4つの主要信号層を持つ剛性基板の堅牢な概念的出発点となるものです。重要な信号環境において電気的に対称であり、誘電体と銅の構造を鏡像反転させることで機械的にも対称にすることができます。ただし、誘電体の厚さや配線幅は一律ではありません。

この構成により、両方の内部信号層に2つの接地基準が設けられ、各外部信号層は接地された状態を維持します。各中央電源プレーンには、外部接地ペアが存在します。中央のL5-L6間隔は、電源と接地を分離するペアとして誤解されることなく、全体の厚みと機械的バランスを考慮して選択できます。

より多くの配線が必要な設計では、プレーンを信号プレーンに変換できますが、その影響を明確にする必要があります。たとえば、L6を信号プレーンに変換すると、広い電源プレーンが削除され、L5電源とL7グランドに隣接する信号レイヤーが作成されます。このレイヤー上の重要な配線は、L5の分岐を避けるか、主にL7を参照するように設計する必要があります。

プレスアウト、銅およびインピーダンスクロージャ

積層後のプリプレグの厚さは、未硬化時のカタログ値とは異なります。プレス後の厚さは、ガラスの種類、樹脂含有量、銅密度、処理方法、プレスサイクル、および局所的な樹脂の流れによって異なります。製造業者は、正確な構造における予想されるプレスアウト値を提示し、インピーダンスモデルで使用される許容誤差を示す必要があります。

外側の銅は完成寸法です

外層はベース箔から始まり、穴めっきとパターンめっきの過程で銅が堆積されます。インピーダンス制御モデルでは、台形エッチング形状を含む、完成した配線断面を使用する必要があります。内層は通常、パターンめっきによる成長を経ずに箔からエッチングされるため、公称オンス数が同じ外層と内層の配線は、必ずしも同じ形状になるとは限りません。

スタックアップ前にトレース幅を解放しないでください

特定の幅で50Ωを固定しつつ、誘電体構造の変更をサプライヤーに認める図面は矛盾を生じさせます。正確な積層構成と形状を明示するか、インピーダンス目標値を指定し、合意された範囲内で製造業者が幅と間隔を調整することを許可するかのいずれかにすべきです。配線クリアランスやペアスキューに影響を与える変更は、顧客の承認を得るために再度提出する必要があります。

適切な材料データを使用する

フィールドソルバーは、データシートからコピーした単一のファミリーヘッドラインではなく、構造固有の、またはプロセス校正済みのDk値を使用する必要があります。表面構造には、存在する場合はソルダーマスクを含める必要があります。高速損失解析には、さらにDf、銅の粗さ、および周波数依存性特性が必要です。インピーダンス計算だけではチャネル損失を評価できません。

電源の完全性、帰還経路、およびEMI

信号と基準電極の間隔を狭くすると、ループインダクタンスと電界拡散が低減されますが、具体的な改善度は形状に依存するため、一定のdB低減値として宣伝すべきではありません。平面ペアは分布容量を提供できますが、その値は平行平板の関係と実際の重なり面積に依存します。薄い電源接地誘電体は有効ですが、個別のデカップリングやパッ​​ケージインダクタンスを排除するものではありません。

高速基準プレーンは連続性を保つようにしてください。電源プレーンに複数のアイランドが含まれる場合、主要な帰還電流がアイランド境界を横切るような場所に重要な経路を配置しないでください。電源とグランドの間に信号層がある場合は、どちらのプレーンを基準プレーンとするかを決定し、代替経路が制御されていることを確認してください。

エッジビアフェンスは、特定のRF問題や筐体電流問題の解決に役立ちますが、すべてのデジタル基板の周囲に固定ピッチを設けることは不要であり、配線の制限やプレーンの穴あけにつながる可能性があります。

各レイヤーの遷移時にリターンパスを計画する

信号ビアは、電磁界をある伝送線路構造から別の構造へと変化させます。両方のルーティング層がグランドプレーンを参照している場合、近接するグランドビアによってこれらのプレーンを接続し、リターンパスのループを短縮できますが、その数と配置は、普遍的な距離ルールではなく、遷移形状に従う必要があります。ルートが異なる導体を参照する層間（例えば、一方の層がグランド、もう一方の層が電源プレーンなど）で変化する場合、リターン電流には意図的な転送パスが必要です。このパスでは、参照導体間に適切な位置に配置されたデカップリングコンデンサ、異なる層割り当て、または両方のセグメントがグランドを参照するように再設計された遷移を使用できます。

したがって、積層図では、各制御層の意図する基準を明示する必要があり、単に層を「信号」とラベル付けするだけではいけません。ビアフィールド、アンチパッド、プレーンクリアランスはまとめて検討する必要があります。なぜなら、近傍の基準銅を過剰に除去するような遷移によって、電気的に健全な層順序が損なわれる可能性があるからです。

対称性、銅のバランス、および弓/ねじれリスク

機械的対称性とは、中心線を挟んで同じネット名を割り当てること以上の意味を持ちます。外側の銅箔の重量、誘電体構造、および想定される銅被覆率を一致させる必要があります。高密度部品の面は、公称箔重量が一致していても、反対側の面よりもはるかに多くの銅を含む場合があります。CAMによる銅箔の除去や設計バランス調整が必要になる可能性があります。

反りやねじれの許容範囲は、該当する製品仕様と組立要件によって決まります。ファインピッチBGAアセンブリでは、一般的なベアボードの許容範囲よりも厳しい平面度が求められる場合があります。そのため、積層構造のレビューでは、層の対称性だけでなく、パネルサイズ、基板外形、銅箔分布、切り欠き、材料構成、パネル分割方法なども考慮する必要があります。

ハイブリッド材料、HDIおよびリジッドフレックスバリアント

ハイブリッド低損失構造

低損失材料は特定の信号層周辺に局所的に配置できますが、コア、プリプレグ、またはボンドプライの正確な配置を検証する必要があります。一律の熱膨張係数差の閾値を設けて互換性を仮定しないでください。材料ペア全体について、樹脂の流れ、接着性、硬化、寸法変化、ドリル／デスミア処理、およびめっき穴の信頼性を確認してください。

HDIビルドアップ

1+8+1、2+6+2、または3+4+3基板の場合、層表記は製造工程全体ではなく、積層構成を表しています。各積層レベルでは、イメージング、ラミネーション、レーザー穴あけ、金属化、および必要に応じて充填/平坦化が行われます。積層構成では、すべてのマイクロビア、埋め込みビア、スルービア、および構造が形成される順序を識別する必要があります。プレスサイクルのカウントには、中央のサブコンポジットと、サプライヤーが定義した用語を使用した各連続積層を含める必要があります。

リジッドフレックススタックアップ

10層のリジッドフレキシブル基板は、必ずしも10層すべてが曲げ領域を通過するわけではありません。多くの場合、選択されたフレキシブル層のみが続き、他の銅層はリジッド領域で終端します。設計では、フレキシブル層の数、接着剤の有無、カバーレイ、補強材、銅の種類、曲げ方向、静的または動的な負荷を明記する必要があります。IPC-2223は設計規格であり、完成したフレキシブル基板およびリジッドフレキシブル基板の性能はIPC-6013で規定されています。

StackupリリースパッケージとDFMゲート

製造スタックアップは改訂管理され、10層の銅層、9層の誘電体ギャップ、材料グレードと構造、コア/プリプレグの指定、公称厚さと許容厚さ、銅の種類と厚さ、完成基板の厚さ、制御構造、ビアスパン、およびシーケンシャルラミネーションに関する注記をすべて含める必要があります。

ルーティングの承認前にこのゲートを完了してください。「ガーバー提出後の最終スタックアップ」ワークフローでは、回避可能なアートワークの変更が強制され、タイミングとチャネルシミュレーションが無効になる可能性があります。 DFMレビュー 制御インピーダンス表と重要なルーティング仮定に基づいて。

よくあるスタックアップエラーとその影響

カウント関数が正しくない

6つの信号層を謳いながら、実際には4つの信号層しか記載されていないレイヤーテーブルは、設計の根拠全体を損なう。銅箔の機能を直接数え、すべての信号の参照環境を確認すること。

誘電体ギャップを省略する

銅層が10層の場合、9つの誘電体分離層が必要になります。選択した層の「下」にある誘電体のみを記載した表では、ギャップが省略されたり、二重にカウントされたりすることがあり、最終的な厚さと一致しない場合があります。

汎用的なトレース幅を使用する

他の構造からコピーされた固定寸法50Ωまたは100Ωは、製造準備済みのルールとして表示されるべきではありません。それらは、実際のプレス加工された誘電体、銅、および材料モデルを使用して再計算する必要があります。

2つの動力プレーンをデカップリングペアと呼ぶ

分布平面容量は、反対の電荷を帯びる導体間、通常は電源と接地の間で有効です。異なるレール上の隣接する2つの電源プレーンは、電源-接地ペアの一般的な代替手段ではなく、レール間の結合を引き起こす可能性があります。

電気ラベルが機械的対称性を生み出すと仮定すると

反りは、材質、厚み、銅の分布によって異なります。片面に高密度の銅配線があり、もう片面に疎な配線がある場合、ミラーリングされた層名だけでは不十分です。

レイアウトリリース前に仕上がり厚さを照合する

公称基板厚は、9つの圧着誘電体ギャップ、10層の銅層、めっきによる厚み、およびサプライヤーの測定基準によって決まります。カタログに記載されているコアとプリプレグの単純な合計では、銅が樹脂に埋め込まれ、積層後に外側のめっきが追加されるため、誤った値になる可能性があります。公開される積層図には、サプライヤーが算出した完成値と許容誤差が示され、コネクタ、圧入、カードエッジ、および筐体の要件が同じ定義を使用していることが確認される必要があります。

厚み公差はインピーダンスやバックドリル形状にも影響を与えます。コネクタの接触範囲の限界に近い設計や、ドリル深さを制御する設計では、通常の基板よりも厳密な構造管理が必要になる場合があります。ビア長を短縮するために薄型基板を採用する場合は、厚みを電気的な変数としてのみ扱うのではなく、剛性、組み立て時の取り扱いやすさ、反り、コネクタとの互換性などを確認してください。

スタックアップ改訂管理

承認済みのスタックアップにはすべて改訂版を付与し、製造図面、インピーダンス表、シミュレーションモデル、レイアウトルールセットをその改訂版にリンクさせます。サプライヤーがコア、プリプレグ、銅、または材料に変更を提案した場合は、赤線入りのスタックアップを生成し、どの制御ジオメトリが変更されるかを特定する必要があります。これにより、一見些細な購入代替によってルーティング制約が意図せず無効になることを防ぎます。

パネルレベルの効果

同じ基板形状でも、異なる製造パネルに配置すると挙動が異なる場合があります。銅箔の剥離、レール設計、試験片の配置、プレス時の負荷、およびブレークアウェイ機能の配線は、厚みの均一性や反り・ねじれに影響を与える可能性があります。平面度、制御された深さ、またはインピーダンスサンプリングが重要な場合は、初回製品検査にパネル化を含めてください。

重銅、RFおよび熱に関する特殊構造

銅箔の厚みが増すと、電流容量だけでなく、基板の仕様にも影響が出ます。厚い箔はエッチング許容値を大きくする必要があり、最小配線幅と配線間隔に影響を与え、積層時の樹脂使用量を増加させ、銅箔のバランス調整を難しくする可能性があります。特定の高出力層を含む10層基板の場合、全層に均一に厚く銅箔を貼るのではなく、樹脂充填プリプレグ構造、段付き銅箔、または局所的なバス構造が必要になる場合があります。サプライヤーは、正確な銅箔厚とパネルサイズに対応した実現可能な形状を提示する必要があります。

RF層は、打ち上げアクセス、シールド、および材料加工に応じて、ハイブリッドスタックアップの外側または内側に配置できます。制御されたRF構造では、特定の用途において、コプレーナ接地、ビアフェンス、キャビティまたはエッジメッキ、およびニッケルフリー仕上げが必要になる場合があります。これらの機能は、特定の分散回路設計として扱う必要があります。IPC-2228および選択した材料サプライヤーのプロセスガイダンスが関連する場合があります。「L1にRogersを使用する」といった単純な定義に還元すべきではありません。

埋め込み銅コイン、熱伝導インレイ、金属製ヒートスプレッダは、局所的な厚み、めっき、積層に関する制約を生み出します。これらのインターフェース、絶縁性、平面性、熱伝導経路は、積層構造をリリースする前に定義する必要があります。熱伝導特性は、配線後に追加された場合、近傍のインピーダンスや反りに影響を与える可能性があります。熱モデル、機械図面、電気回路層の順序を、一つの設計として調整してください。

特殊な構造の場合は、断面図とプロセス固有のDFM（設計製造性）に関する回答を要求してください。一般的な10層対応表は、プロジェクトの認定なしに、すべての厚銅、RF、フレキシブル、埋め込み熱オプションを組み合わせられることを意味するものではありません。

レイアウト開始後のスタックアップ変更管理

ルーティングルール、遅延目標、チャネルモデルが承認済みのスタックアップに紐付けられると、材料や構造の変更は、単なる購入代替ではなく、設計変更とみなされます。コアやプリプレグの構造、樹脂含有量、銅箔、仕上げ銅箔、ソルダーマスク、ビアスパン、積層順序の変更は、複数の設計制約に同時に影響を与える可能性があります。

調達部門が代替の誘電体厚さを必要とする場合は、電気的チェックと機械的チェックの両方を再実行してください。プリプレグを1つ変更するだけで、配線幅、ペア間隔、伝搬遅延、全体の厚さ、樹脂バランスが変わる可能性があります。改訂された図面には、古い改訂番号を維持するのではなく、新しい構造を明記する必要があります。この手順は、スタックアップが複数の製品や製造拠点で再利用される場合に特に重要です。

Stackup サインオフチェックリスト

電気回路構成と製造可能な材料構成が整合した時点で、スタックアップはレイアウトリリース準備完了となります。サインオフパッケージには、10層の銅層と9つの誘電体ギャップすべてを示し、各制御信号層の基準面を特定し、カタログ値ではなくプレス加工された誘電体値を使用して完成厚さの計算を完了させる必要があります。

• レイヤー機能、参照連続性、および電源プレーンの分割を確認します。
• 可能な限り、機械的中心部における誘電体構造、銅配線、特殊材料のバランスを取る。
• インピーダンスおよび損失モデルで使用されるコア、プリプレグ、樹脂含有量、銅箔の正確なオプションを特定してください。
• 最終的なナンバリングを行う前に、HDIサブ層、埋め込みビア、フレキシブル接続部、およびハイブリッド材料接合部を解決してください。
• 承認のため、製造幅、ペア間の間隔、および仕上がり厚さを返送してください。
• ルーティング制約と遅延マッチングルールが確定する前に、スタックアップのリビジョンをロックしてください。

有用な積層図は、電気モデルの境界を示すと同時に、製造手順を示すものでもある。リターンパス、総厚、銅構造、積層順序を説明できない図面は、リリース準備ができていない。