用于阻抗和平面的 10 层 PCB 叠层设计

十层叠层结构是一种电气和制造架构，而非一系列由标称预浸料厚度分隔的铜层。它决定了哪些信号具有连续参考、可用布线容量、电源分配、可制造的走线几何形状以及面板在层压过程中的性能。由于十层铜层会形成九个介质间隙，因此即使其中一个间隙发生看似微小的变化，也会改变阻抗、总厚度和对称性。

以下示例仅为设计起点，而非最终的制造发布叠层结构。最终的芯材和预浸料结构、压制厚度、铜箔以及受控几何形状必须由制造商确认。请将此页面与以下内容结合使用： 材料指南 和 阻抗规格.

先选择层状结构，再选择介质层厚度

首先对设计进行分类：高速布线通道的数量、所需的电源层、BGA漏电密度、敏感的模拟或射频电路部分、通孔或HDI结构、成品厚度以及机械限制。目标并非最大化标记为“信号”的层数，而是为每条关键布线提供可用的参考线，保持回流路径的连续性，并保留足够的电源分配层面积。

布线方向是次要决策。分配“水平”和“垂直”层并不能修复具有相邻高速信号层且没有参考平面的堆叠结构。应首先解决场结构和回流路径结构，然后根据布局和拥塞情况分配首选方向。

三种实用的十层堆叠原型

单凭比例并不能证明叠层结构是否合理。两个“6信号/4层”的布局，其性能会因层的位置不同而大相径庭。如果设计需要六个信号层，则应将相邻层留给关键网络，而将速度较慢、路径较短或正交布线的信号放在不太理想的那对层上。

一个包含大量参考平面的 10 层示例

以下层序结构是具有四个主要信号层的刚性电路板的可靠概念起点。它在关键信号环境中具有电气对称性，并且可以通过镜像介质和铜结构来实现机械对称。该结构未给出通用的介质厚度或走线宽度。

这种布置方式为两个内部信号层提供了两个接地参考，并使每个外部信号层都紧邻地。每个中央电源层都有一个向外的接地对应层。中央 L5-L6 间距可以根据总厚度和机械平衡进行选择，而不会被误解为电源-地去耦对。

需要更多布线的设计可以将一个平面转换为信号平面，但必须明确其后果。例如，将 L6 转换为信号平面会移除一个宽阔的电源平面，并在 L5 电源和 L7 地线相邻的位置创建一个信号层。该层上的关键布线必须避免 L5 的分割，或者设计为主要参考 L7。

压出式、铜和阻抗闭合

层压后的预浸料厚度与未固化时的目录值不符。压制后的厚度取决于玻璃类型、树脂含量、铜密度、处理工艺、压制周期和局部树脂流动性。加工商应提供针对具体结构的预期压制厚度，并注明阻抗模型中使用的公差。

外层铜材为成品尺寸

外层以基底箔为底，在孔和图案电镀过程中逐渐增加铜层。阻抗控制模型应使用最终的走线横截面，包括梯形蚀刻形状。内层通常从没有相同图案电镀生长的箔片上蚀刻而来，因此标称盎司数相同的内外走线不一定具有相同的几何形状。

不要在堆叠之前释放走线宽度

图纸规定特定宽度下阻抗为 50 Ω，却允许供应商更改介质结构，这本身就存在矛盾。要么公布精确的叠层结构和几何形状，要么指定目标阻抗并授权制造商在约定的范围内调整宽度/间距。任何影响布线间隙或线对偏移的更改都应提交客户审批。

使用正确的材料数据

场求解器应使用特定结构或工艺校准的介电常数 (Dk)，而不是从数据手册中复制的单一系列参数。表面结构应包含阻焊层（如有）。高速损耗分析还需要考虑介电常数 (Df)、铜粗糙度和频率相关特性；仅靠阻抗计算不足以确定通道损耗。

电源完整性、回流路径和电磁干扰

缩小信号线与参考线之间的间距可以降低环路电感和场扩散，但具体的改进幅度取决于电路几何形状；不应将其宣传为固定的dB降低量。平面对可以提供分布电容，但其值遵循平行板电容关系和实际重叠面积。薄的电源-地介质层可能有所帮助，但它并不能消除分立式去耦或封装电感。

保持高速参考平面连续。当电源平面包含多个孤岛时，切勿将关键路径放置在主要回流电流必须跨越孤岛边界的位置。如果信号层位于电源层和地层之间，则应确定哪个平面是预期的参考平面，并确保对备用路径进行控制。

边缘过孔可以解决某些射频或封装电流问题，但没有必要在每个数字电路板周围都采用统一的固定间距，而且这样做可能会减少布线或造成平面穿孔。过孔间距和端接方式应遵循所控制的最高频率和封装策略。

规划每次层转换时的返回路径

信号过孔可以将电磁场从一个传输线结构转换到另一个传输线结构。当两个布线层都参考接地层时，附近的接地过孔可以连接这些接地层并减少回流路径的环路，但其数量和位置应遵循过渡几何形状，而不是通用的距离规则。当布线在参考不同导体的层之间转换时，例如一层参考接地层，另一层参考电源层，则回流电流需要一条专门设计的传输路径。该路径可以使用位于参考导体之间适当位置的去耦电容、不同的层分配，或者重新设计过渡结构，使两个部分都参考接地层。

因此，叠层图应明确标明每个受控层的预期参考层，而不仅仅是将某一层标记为“信号层”。过孔区域、反焊盘和层间距必须综合考虑，因为即使层序排列合理，如果过渡区域移除过多附近的参考铜层，仍然会破坏电气性能。

对称性、铜平衡和弓形/扭曲风险

机械对称性不仅仅意味着在中心线上使用相同的网络名称。还需要匹配外侧铜箔的重量、介电结构和预期的铜覆盖率。即使标称箔片重量相同，高密度元件侧的铜含量也可能远高于另一侧；这时可能需要进行CAM芯片的“偷铜”或设计平衡。

弯曲和扭曲的可接受范围取决于适用的产品规格和组装需求。细间距BGA组装可能需要比通用裸板更高的平整度。因此，叠层结构审查不仅应考虑层对称性，还应考虑面板尺寸、电路板轮廓、铜分布、开孔、材料混合和分板方法。

混合材料、HDI 和刚柔结合变体

混合低损耗结构

低损耗材料可以局部应用于选定的信号层周围，但必须对具体的芯材、预浸料或粘合层结构进行验证。切勿采用统一的热膨胀系数差异阈值并假定材料兼容。应针对整套材料组合，评估树脂流动性、粘合性、固化性能、尺寸变化、钻孔/刮涂工艺以及镀孔可靠性。

HDI 构建

在 1+8+1、2+6+2 或 3+4+3 层电路板中，层级标记描述的是堆叠层的分布，而非完整的制造流程本身。每一层堆叠层都包含成像、层压、激光钻孔、金属化以及必要的填充/平坦化等工序。堆叠层结构必须标明每个微孔跨度、埋孔、通孔以及各结构的形成顺序。压片循环计数应包含中心子复合材料层以及每个连续堆叠层，并使用供应商定义的术语。

刚柔叠层

十层刚挠结合板并非一定包含全部十层铜层，而是在弯曲区域内。通常只有部分柔性层会延伸至弯曲区域，而其他铜层则终止于刚性区域。设计应明确柔性层数、无胶或有胶结构、覆盖层、加强筋、铜材类型、弯曲方向以及静态或动态负载。IPC-2223 是设计标准；成品柔性板和刚挠结合板的性能由 IPC-6013 规定。

Stackup 发布包和 DFM 门

生产叠层结构应进行版本控制，并包括所有十层铜层、所有九层介质间隙、材料等级和结构、芯材/预浸料标识、标称厚度和公差厚度、铜类型和厚度、成品板厚度、受控结构、过孔跨距以及任何顺序层压说明。

在路由确认之前完成此步骤。“Gerber 提交后进行最终堆叠”的工作流程会强制进行不必要的图稿更改，并可能使时序和通道仿真失效。通过以下方式提交构建： DFM 评测 利用受控阻抗表和关键布线假设。

常见的堆栈错误及其后果

计数函数错误

声称有六个信号层，但实际只列出了四个信号层的层表，这完全违背了设计理念。应该直接统计铜箔功能层的数量，并验证每个信号的参考环境。

省略介质间隙

十层铜层需要九层介质层。仅列出选定层“下方”介质层的表格通常会遗漏或重复计算间隙，并且无法与最终厚度相符。

使用通用的迹线宽度

从其他结构复制的固定 50 Å 或 100 Å 尺寸不应作为可直接用于制造的规则。它们必须使用实际的压制介质、铜和材料模型重新计算。

将两个功率平面称为解耦对

分布式平面电容适用于承载相反电荷的导体之间，通常是电源线和地线。位于不同导轨上的两个相邻电源平面并不能完全替代电源线和地线对，并且可能会在导轨之间引入耦合。

假设电气标签产生机械对称性

翘曲程度取决于材料、厚度和铜箔分布。如果一侧铜箔密集而另一侧布线稀疏，仅使用镜像层名称是不够的。

在发布版图前核对成品厚度

标称板厚是九层压制介质层、十层铜层、镀层厚度以及供应商测量标准共同作用的结果。简单地将目录中的芯材和预浸料厚度相加可能并不准确，因为铜会嵌入树脂中，并且层压后还会添加外部镀层。最终的叠层结构图应显示供应商计算的成品厚度值和公差，然后确认连接器、压入配合、卡边和外壳的要求是否采用相同的定义。

厚度公差也会影响阻抗和背钻孔几何形状。接近连接器接触范围极限或受控钻孔深度窗口的设计可能需要比普通电路板更严格的结构控制。如果为了缩短过孔长度而采用更薄的电路板，则应检查刚度、装配操作、翘曲和连接器兼容性，而不仅仅将厚度视为一个电气变量。

Stackup 版本控制

对每个已批准的叠层结构进行修订，并将制造图纸、阻抗表、仿真模型和布局规则集与该修订版本关联起来。供应商提出的任何关于芯材、预浸料、铜或材料的变更都应生成一份标注修订的叠层结构图，并标明哪些受控几何形状发生了变化。这可以防止看似微小的采购替换悄无声息地破坏布线约束。

面板级效应

相同的电路板轮廓在不同的生产线上排列时可能会表现出不同的特性。铜箔损耗、导轨设计、试片放置、压机装载以及分离结构的布线都会影响厚度均匀性和弯曲/扭曲。当平整度、可控厚度或阻抗采样至关重要时，应将拼板过程纳入首件检验。

重型铜缆、射频和热特殊结构

厚铜箔的影响远不止于电流容量。厚铜箔需要更大的蚀刻余量，会影响最小走线和间距，增加层压过程中的树脂用量，并可能使铜箔平衡更加困难。对于某些高功率层，十层电路板可能需要采用树脂填充预浸料结构、阶梯式铜箔或局部总线结构，而不是每层都使用均匀厚铜箔。供应商应提供与所需铜箔厚度和面板尺寸相匹配的可实现几何形状。

射频层可以放置在混合叠层结构的外部或内部，具体取决于发射通道、屏蔽和材料加工情况。受控射频结构在某些应用中可能需要共面接地、过孔栅、腔体或边缘镀层以及无镍表面处理。这些特性应视为特定的分布式电路设计；IPC-2228 标准和所选材料供应商的工艺指南可能适用。它们不应简化为“在 L1 上使用 Rogers 电路”。

嵌入式铜片、导热嵌件和金属散热片会对局部厚度、镀层和层压工艺造成限制。在叠层结构发布之前，必须确定它们的界面、隔离度、平面度和导热路径。如果在布线之后添加导热元件，可能会影响附近的阻抗或造成翘曲。应将热模型、机械图纸和电气层顺序协调为一个整体设计。

对于任何特殊结构，请索取横截面图和针对特定工艺的DFM响应。通用的十层能力表并不意味着所有重铜、射频、柔性和嵌入式散热选项都可以在未经项目认证的情况下组合使用。

布局开始后的堆栈变更控制

一旦布线规则、延迟目标和通道模型与已批准的叠层结构关联起来，材料或结构的变更就属于工程变更，而非采购替换。芯材或预浸料结构、树脂含量、铜箔、成品铜、阻焊层、过孔跨距或层压顺序的变更都可能同时影响多个设计约束。

当采购需要使用不同厚度的介质层时，应重新进行电气和机械检查。更换预浸料可能会改变走线宽度、线对间距、传播延迟、总厚度和树脂平衡。修订后的图纸应标明新的结构，而不是保留旧的修订号。当叠层结构在多个产品或生产基地重复使用时，这一原则尤为重要。

Stackup 验收清单

当电气架构和可制造材料结构协调一致后，叠层结构即可发布。最终定稿应包含全部十层铜层和全部九层介质间隙，标明每个受控信号层的参考平面，并使用压制而非目录介质值完成成品厚度计算。

• 确认层功能、参考连续性和功率平面分割。
• 在机械中心附近，尽可能采用平衡介电结构、铜线分布和特殊材料。
• 确定阻抗和损耗模型中使用的确切铁芯、预浸料、树脂含量和铜箔选项。
• 在最终编号之前，解决 HDI 子层压、埋入式过孔、柔性过渡和混合材料粘合等问题。
• 返回生产宽度、配对间隙和成品厚度以供批准。
• 在路由约束和延迟匹配规则最终确定之前，锁定堆栈修订。

一张有效的叠层图既是电气模型的边界，也是制造说明。如果它不能解释回流路径、总厚度、铜结构和叠层顺序，则还不能发布。