Ihr Experte für Leiterplattenherstellung – Highleap Electronic
Auf dieser Seite: Warum 80 % der Leiterplattenkosten bereits in der Designphase festgelegt sind. Hebel 1: Optimale Materialauswahl (Verzichten Sie auf M7, wenn M6 passt). Hebel 2: Hybrid-Lagenaufbau – Hochwertiges CCL nur dort, wo es darauf ankommt. Hebel 3: Disziplin bei der Lagenanzahl und die 20-30 %-pro-Lage-Regel. Hebel 4: DFM (Design for Manufacturing).
Abbildung 1. 10-lagige Hochgeschwindigkeits-Leiterplatte für DDR5- und PCIe-Routing. Inhaltsverzeichnis: Kanal statt Protokollbezeichnung wählen; Was die Datenrate aussagt – und was nicht; Einfügedämpfung und Diskontinuitätsbudget erstellen; Material, Kupfer und Geometrie gemeinsam auswählen…
Abbildung 1. Impedanzkontrollcoupon für 10-lagige Leiterplatten und TDR-Verifizierung. Inhaltsverzeichnis: Kontrollierte Impedanz – Definition von Lagenaufbau und Prozess; Erforderliche Eingaben vor Freigabe der Leiterbahngeometrie; Single-Ended-, Odd-Mode- und Differenzialimpedanz; Mikrostreifenleitung,...
Abbildung 1. 10-lagiger Leiterplattenaufbau für Impedanz- und Flächenplanung. Inhaltsverzeichnis: Wahl der Lagenarchitektur vor der Wahl der Dielektrikumdicke; Drei nützliche 10-lagige Aufbautypen; Ein Beispiel für einen 10-lagigen Aufbau mit vielen Referenzflächen; Auspressen, Kupfer- und Impedanzabschluss...
Abbildung 1. Routing-Regeln für 10-lagige Leiterplatten für DDR5 PCIe und Übersprechen. Inhaltsverzeichnis: Elektrische Regeln vor dem Routing festlegen; Lagenzuordnung und Rückpfadkontinuität; Differenzialpaare: Geometrie, Versatz und Übergänge; DDR5 und andere parallele Speicher...
Abbildung 1. Produktionskapazität eines Herstellers von 10-lagigen Leiterplatten. Inhaltsverzeichnis: Hersteller von 10-lagigen Leiterplatten für starre, flexible und starr-flexible Leiterplatten; Auswahl eines Herstellers von 10-lagigen Leiterplatten; DFM, Materialauswahl und Designunterstützung für 10-lagige Leiterplatten vor der Produktion; 10-lagige Leiterplatten...
Abbildung 1. 10-lagige KI-Server-Leiterplatte für Beschleunigerhardware. Inhaltsverzeichnis: Einsatzbereich einer 10-lagigen Leiterplatte in der KI-Infrastruktur; Klassifizierung der Leiterplatte vor der Auswahl des Schichtaufbaus; Beschleuniger-Packaging, HBM und die Leiterplattengrenze; PCIe-, CXL- und Ethernet-Kanal-Engineering…
Abbildung 1. Kostentreiber für 10-lagige Leiterplatten (Materialien, HDI und Prüfung). Inhaltsverzeichnis: Warum ein einheitlicher Preis pro Leiterplatte irreführend ist; Ein praktisches Kostenmodell für 10-lagige Leiterplatten; Kostenstrukturen für starre, starr-flexible und flexible Leiterplatten; Kostentreiber für Material, Kupfer und Oberflächenveredelung…
Abbildung 1. Fertigungsprozess einer 10-lagigen Leiterplatte von DFM bis zur Inspektion. Inhaltsverzeichnis: Freigabe der Entwicklungsabteilung: Was muss vor der Produktion geklärt sein? Innenlagen-Bildgebung, Ätzen und AOI-Bondbehandlung, Laminierung und Aufbau Mechanisches Bohren, Laserbohren und...
Abbildung 1. 10-lagige HDI-Leiterplattenentwicklung für Mikrovias und BGA-Escape. Inhaltsverzeichnis: Wann eine 10-lagige Leiterplatte tatsächlich HDI benötigt; Lesen und Auswählen von 1+8+1-, 2+6+2- und 3+4+3-Mikrovias; Geometrie, Capture Pads und Via-in-Pad; Gestapelte, versetzte und übersprungene Mikrovias…